[0001] 在本文中公开的示例性实施例涉及检测电子电路中的信号。

[0002] 信号检测器用于各种应用中。例如，信号丢失(LoS)和低频周期性信令(LFPS)检测器可以用于通信应用中，包括那些涉及通过例如通用串行总线(USB)电缆、显示端口(DP)接口、雷电(TBT)电缆或聚合IO(CIO)之类的标准传输信号，所有信号通过一个连接器(例如，C型连接器)或不同的连接器。当在这些应用中使用时，LoS和LFPS检测器可以检测低速信号或高速信号。

[0003] 在一些应用中，LFPS和LoS检测是在与接口一起使用的芯片的低功率模式中执行的。这种芯片可以例如支持接口的高速通道。在这种情况下，当高速通道关闭或不活动时，可以执行LFPS和LoS检测。

[0004] 因为高速通道消耗大量功率，所以LFPS检测器以低功率运行以具有抵消效果可能是有益的。当通道关闭时，以低功率运行(例如，以一个或多个低功率模式)也可能是有益的。LFPS检测器以快速响应运行也可能是有益的，例如，当用于支持具有包括检测器的整个高速通道的3脉冲加电要求的CIO标准时。而且，在一些应用中，LFPS检测器直接连接到高速引脚。在这种情况下，以不加载高速引脚的方式实现检测器可能是有益的。对于LFPS检测器执行次级静电放电(ESD)保护也可能是有益的。当前存在的LFPS和LoS检测器不能满足这些性能标准。

[0018] 应当理解，附图仅仅是示意性的，并且不是按比例绘制的。还应当理解，在所有附图中使用相同的附图标记来表示相同或类似的部件。

[0019] 说明书和附图示出了各种示例性实施例的原理。因此，应当理解，本领域的技术人员将能够设计出虽然未在本文中明确描述或展示，但体现本发明的原理并且包括在其范围内的各种布置。此外，在本文中叙述的所有例子主要旨在清楚地用于教学目的，以帮助读者理解本发明的原理和由发明人贡献以促进本领域的概念，并且应被解释为不限于此类具体叙述的例子和条件。另外，除非另外表示(例如，“否则”或“或可替换的”)，否则如本文中所使用，术语“或”是指非排他性或(即，和/或)。而且，本文中所描述的各种示例性实施例未必相互排斥，因为一些示例性实施例可以与一个或多个其它示例性实施例组合以形成新的示例性实施例。例如“第一”、“第二”、“第三”等描述符并不意味着限制所讨论的元件的顺序，而是用于区分一个元件与下一个元件，并且通常是可互换的。例如最大值或最小值的值可以是预定的值并且基于应用被设定为不同的值。

[0020] 在涉及具有电缆或连接器的标准(例如，USB、DP、TBT、CIO)的通信应用中，可以检测LFPS脉冲以启用用于传输业务的高速通道。在一些情况下，LFPS信令可以在20-50MHz范围内，按照当前标准，其速度可能相对较低。当基于CIO标准传输信号时，应当以快速率执行LFPS检测，以支持基于少于三个脉冲(例如，在最坏的情况下，3*20nS＝60nS)的通道加电。而且，在启用通道之前，芯片的电流消耗(控制通过接口的信号传输)应该是低的。

[0021] 示例性实施例描述了一种LFPS检测器，所述LFPS检测器基于低功率运行，以支持芯片的低电流运行，从而允许启用接口的通道(例如，高速通道)。LFPS检测器还可以快速响应时间和快速启动时间运行，以支持各种接口标准。在一个实施例中，LFPS检测器可以消耗例如～50uA至100uA的电流，可以在小于一个脉冲例如20nS的持续时间内检测LFPS信令。在这些或其它实施例中，通过使用集成的整流器，具有滞后的低电流运算放大器，LFPS检测器可以是自偏置的并且展示改进的精度。在这些或其它实施例中，LFPS检测器还可以执行ESD保护，而不会不利地影响其性能。

[0022] 图1示出了信号检测器100的实施例，所述信号检测器100包括整流器110、共模信号生成器120、参考电平生成器130和可以用作比较器140的运算放大器。信号检测器100还包括自偏置电路150，以向整流器、共模生成器和参考电平生成器提供偏置电流。这种信号检测器可以用作接口的一个或多个(例如，高速)通道的LFPS信令检测器，所述接口例如可以是USB C型电缆或基于DP、TBT或CIO标准的接口。为了方便起见，接口将被称为USB电缆。

[0023] 整流器110被耦合以接收差分输入信号Vip和Vin，其例如可以对应于USB电缆的高速通道的差分信号线，例如，USB C型。在一个实施例中，整流器110包括并联连接在自偏置电路150和节点N1之间的两个双极结晶体管Q6和Q7。当晶体管Q6和Q7的基极接收差分输入的相应信号Vin和Vip时，来自自偏置电路的电流I6和I7流经晶体管，并且在节点N1处相加以形成电流IA。因此，整流器110有效地将在预定频率范围内变化的差分输入信号(Vip、Vin)转换为基于总电流IA和负载电阻器RL确定的恒定电平的输出电压。在一个实施例中，晶体管Q6和Q7此时可以在线性区域中运行。

[0024] 信号Vin和Vip可以在被输入到整流器110之前以一种或多种方式被处理。例如，对应于信号Vm和Vip的电压可以由电阻器R3和R4形成的电路平均，以生成差分输入信号的共模电压VCM。

[0025] 箝位电容器CLP可以耦合到由电阻器R3和R4形成的电路的节点。箝位电容器可以由电源轨上的电压VDD充电。存储在箝位电容器中的电压可以被添加到共模电压VCM，以确保晶体管Q4和Q5的基极-发射极电压在适当的范围内，以使这些晶体管导通。因为箝位电容器CLP的输出电压是恒定的，并且因为晶体管Q4和Q5此时在线性区运行，所以共模电压VCM控制通过晶体管Q4和Q5的电流I4和I5的量，进而控制电流IB的值，电流IB在检测器的输出中起作用，如下面更详细描述的。

[0026] 电阻器R3和R4可以具有足以为检测器提供静电放电(ESD)保护(例如，次级ESD)的电阻值。例如，当差分输入信号(Vip、Vin)由于施加的静电电荷而变得过大时，电阻器R3和R4可能会耗散所述电荷的相当大的部分，以防止过大的电压被输入到晶体管Q4和Q5的基极。在没有电阻器R3和R4的情况下，这些晶体管可能被损坏。在一种情况下，晶体管Q4和Q5的共模电压线15可以充分接近晶体管Q2和Q3的共模电压线25，使得这些晶体管也可能由于寄生耦合而被静电电荷损坏。因此，电阻器R3和R4可以用于所有四个晶体管Q2、Q3、Q4和Q5提供额外的ESD保护。在一个实施例中，Q2和Q3的大小可能不足以支持自鲁棒性。

[0027] 差分输入信号(Vip、Vin)可以通过相应数量的电阻器R1和R2耦合到整流器110。电阻器R1和R2可以对晶体管Q6和Q7执行次级ESD保护。这些电阻器还有效地形成软低通滤波器，其可以帮助输入信号及其共模分量(由R3和R4生成的)更好地彼此跟踪。在一个实施例中，电阻器R1和R2可以具有相同的电阻值和/或电阻器R3和R4可以具有相同的电阻值。

[0028] 整流器的输出处的节点N1耦合到由电阻器RL和电容器CL形成的并联RC电路170。所述电路用作滤波器，以抑制可能存在于整流器110的输出中的任何纹波电压，所述纹波电压可能会不利地影响电压Von，并且因此影响负责表示检测结果的比较器140的输出。另外，通过电阻器RI，的电流IA部分地用于设定节点N2和N3处的电压电平，进而用于确定检测器的输出，例如，检测与差分输入线相关联的通道上的低频周期性信令。

[0029] 如图1中所示，在节点N1处形成的电压设定输入到形成比较器140的运算放大器的反相端(-)的电压。节点N1处的电压还有助于形成输入到非反相端(+)的电压。节点N1处的电压基于从整流器110输出的电流IA和从共模信号生成器120的电路128输出的电流IC的总和。这些电流的总和基于电阻器RL的值在节点N2和N3处生成电压Von。

[0030] 共模信号生成器的电路128包括并联耦合在节点N1和自偏置电路150之间的晶体管Q2和Q3。晶体管Q2和Q3基于通过晶体管Q2和Q3的电流I2和I3的总和来控制电流IC的值。通过晶体管Q2和Q3的电流I2和I3的值基于共模参考电压VREF，CM。共模参考电压VREF，CM可以基于来自自偏置电路150的电流和电阻器R5、R6和R7的值来预定和设定。使用这些电阻值，可以设定电压VREF，H和VREF，L，进而设定用于确定电流IC的量的共模参考电压VREF，CM。IC的值可以被认为是参考电流，其对于R5、R6和R7的固定值可以具有恒定值。参考电流IC被添加到从整流器110输出的电流IA(其与差分输入信号的Vip和Vin之间的差成比例)，以设定节点N2和N3处的节点的电压Von。(例如，当(VREF，H-VREF，L)/2远小于Vbe～0.7V时，本文中所描述的晶体管可以在线性区中运行)。

[0031] 在一个实施例中，可以设定R6和R7的值，使得共模参考电压VREF，CM对应于VREF，H和VREF，L的平均值。所述平均值可以例如基于信号检测器的预期应用来预定。例如，为了检测高速通道上的LFPC信号，可以将共模参考电压VREF，CM设定为对应于USB C型电缆的一个或多个运行参数。例如，可以将LFPS信号的检测输入到控制器中，以对高速通道加电或激活高速通道。

[0032] 共模生成器的电路124包括并联耦合在节点N4和自偏置电路150之间的晶体管Q4和Q5。晶体管Q4和Q5基于通过晶体管Q4和Q5的电流I4和I5的总和来控制电流IB的值。电流I4和I5的值基于输入到Q4和Q5的基极的共模电压VCM。因为共模电压VCM是基于输入信号的差分信号之间的差来生成的，所以电流IB(其对应于I4和I5的总和)与共模电压成比例，这使得电流IB成为检测LFPS信令中的有用分量。

[0033] 参考电平生成器130的电路135生成电流ID，所述电流ID被添加到电流IB，以用于执行LFPS信令检测。电路135包括并联连接并且耦合在节点N4和自偏置电路150之间的晶体管Q0和Q1。当电压VREF，H和VREF，L分别耦合到其基极时，晶体管Q0和Q1使电流I0和I1通过。如前所述，可以选择电阻器R5、R6和R7的值来控制这些电流的值。因此，在一个实施例中，电流ID可以具有用作参考电流的固定值，其被添加到电流IC以在节点N4处形成电压Vop。

[0034] 节点N4耦合到由电阻器RL和电容器CL形成的并联RC电路180。并联RC电路180耦合在电源电压VDD的轨和节点N4之间，并且可以与先前讨论的并联RC电路170相同或不同。电路180用作滤波器以抑制在节点N4处接收的信号中可能存在的任何纹波电压。

[0035] 可以提供电源电压VDD以基于启用信号EN启用共模参考生成器130和参考电平生成器140的运行。此启用信号EN耦合到PMOS晶体管198的栅极，并且例如可以在对应于输入信号的通道的状态处于未加电或无效状态时生成。在这种情况下，检测器可以被启用以检测LFPS信令，以便例如在USB电缆耦合到主机或所连接装置时重新通电或重新激活通道。主机或连接装置的控制器可以生成启用信号。

[0036] 在一个实施例中，相同的启用信号EN可以用于给自偏置电路150供电。启用信号EN可以耦合到PMOS晶体管190和NMOS晶体管195的栅极。当启用信号EN具有第一值时，检测器可以被禁用。当启用信号EN具有第二值时，检测器可以被启用。第一值和第二值可以基于例如所使用的晶体管的类型，例如，NMOS或PMOS。

[0037] 比较器140基于节点N2处的电压Von和节点N4处的电压生成与差分输入线(Vip、Vin)相关的检测信号。检测信号可以具有第一值，以表示在输入上存在某种类型的信令或信号，并且可以具有第二值，以表示不存在某种类型的信令或信号。某种类型的信令可以是例如主机电路和/或其一个或多个通信通道中的LFPS信令或另一种类型的信号或信令或条件。

[0038] 在运行中，有任何差的|Vip-Vin|输入到整流器110的差分信号的分量之间的差转换到施加到晶体管Q6和Q7的基极的电压的差，并且所述差值是正或负，例如，是Vip＞Vin或Vin＞Vip。当差|Vip-Vin|≠0存在时，所述差将导致更多的电流流入晶体管Q6和Q7。当|Vip-Vin|增加时，电流IA＝I6+I7增加。

[0039] 当信号检测器被启用(EN)并且LFPS信令存在于通道的差分输入线上时，整流器110对差分输入信号进行整流。当|Vip-Vin|小于参考电压VREF，H与VREF，L之间的差时(即，|Vip-Vin|＜(VREF，H-VREF，L))时，节点N4处的Vop大于节点N3处的Von，例如，Vop＞Von。当Vop＞Von时，则施加到比较器140的非反相端的电压是负的，因此小于从节点N2施加到比较器
140的反相端的电压Von。结果，在比较器的输出处生成的信号LFPS_detect_out具有表示在通道的输入线上检测到LFPS信令的值。

[0040] 在至少一个实施例中，滤波器可以被耦合在节点N3和节点N4之间，以抑制噪声。滤波器可以包括用于低通滤波器的电容器CF，以去除可能被耦合到差分输入信号或可能以其它方式而存在的高频分量或其它杂散信号，例如由于电磁干扰、相邻通道的信号线的寄生耦合和/或其它效应。

[0041] 当信号检测器被启用(EN)并且|Vip-Vin|～(VREF，H-VREF，L)，例如对应于Vip与Vin之间的差等于或接近检测器的跳变点的情况，那么I7～I0、I6～I1和I5～I4～I3～I2。结果，Von～Vop。当信号检测器被启用并且|Vip-Vin|不等于(或近似等于)(VREF，H-VREF，L)时，则信号检测器的输出是逻辑1或逻辑0。

[0042] 当信号检测器被启用(EN)并且到整流器110的输入包括大于阈值参考值的LFPS信令时，则|Vip-Vin|＞(VREF，H-VREF，L)。结果，在信号检测器中产生以下电流(其中Itail对应于从自偏置电路输出的电流，而α对应于小于1的预定恒定值：

[0043] I7+I6～～Itail   (1)

[0044] I5～I4～0   (2)

[0045] I3+I2～2*α*Itail/2   (3)

[0046] I1+I0～2*(1-α)*Itail/2   (4)

[0047] 基于这些电流，产生以下电流：

[0048] IA＝I7+I6～～Itail   (5)

[0049] IB＝I5+I4～0   (6)

[0050] IC＝I3+I2～α*Itail   (7)

[0051] ID＝I1+I0～(1-α)*Itail   (8)

[0052] 给定这些电流，在节点N2、N3和N4处产生以下电压：

[0053] Von＝(IA+IC)*ZL～(1+α)*Itail*ZL   (9)

[0054] Vop＝(IB+ID)*ZL～(1-α)*Itail*ZL   (10)

[0055] 在以上等式中，参数α可以是小于1的值的预定常数。考虑α＝0.25的例子。然后，Von＝1.25*Itail*ZL并且Vop＝0.75*Itail*ZL，其中ZL对应于输入线的阻抗。因为Itail*ZL数量在两个等式中相同，所以Von＞Vop。当Von＞Vop时，比较器140的LFPS_detect_out信号对应于表示在输入线上存在LFPS的值。在一些情况下，比较器140可以具有一些滞后以抑制噪声，同时将(Von-Vop)差信号放大到CMOS电平输出。

[0056] 当信号检测器被启用(EN)并且在输入线上不存在LFPS时，则存在以下电流。在这种情况下，α＜1，并且例如可以是0.5的值。

[0057] I7＝I6＝I5＝I4＝Itail/4   (11)

[0058] I3＝I2＝α*Itail/4，   (12)

[0059] I1＝(1+α)*Itail/4+gm Vref   (13)

[0060] I0＝(1+α)*Itail/4-gm*Vref   (14)

[0061] 在这种情况下，VREF，H-VREF，L＝2*Vref并且(VREF，H+VREF，L)/2＝VREF，CM。这些值使得比较器140输出值为0的LFPS_detect_out信号，表示至少在输入线上未检测到LFPS。

[0062] 自偏置电路150包括晶体管Q10和晶体管Q11，以基于启用信号EN(以及所述信号的补充，ENB)来控制尾电流Itail到整流器110、共模信号生成器120和参考信号生成器130的输出。晶体管Q10可以是例如PMOS晶体管，而晶体管Q11可以是例如NMOS晶体管。

[0063] 当启用信号ENB处于逻辑0电平时，PMOS晶体管Q10和Q12(198)以及NMOS晶体管Q11导通，并且电流从电源电压VDD流经自偏置电路150的电阻器R10、R11和R12。结果，在R11和R12之间的节点处的电压导通第一晶体管QA，并且此时启用信号EN的逻辑1值导通晶体管Q11，从而生成尾电流Itail。ENB信号的逻辑0电平将参考电阻器R5、R6和R7耦合到VDD，从而生成参考电压VREF，HVREF，CM和VREF，L。

[0064] 当启用信号EN处于逻辑1电平时(因此ENB处于逻辑0电平)，晶体管Q10、Q11和Q12导通。结果，参考信号生成器130被启用(导通)，并且晶体管QA和QB(对应于电流镜)生成用于整流器110和参考信号生成器130的电流Itail。在这种状态下，信号检测器能够检测例如LFPS信令。

[0065] 图2示出了可以与图1的信号检测器相同的信号检测器的另一个实施例，除了共模生成器230包括附加晶体管之外。例如，一个或多个晶体管n*Q晶体管可以并联耦合到晶体管Q4和Q5，m*Q晶体管可以并联耦合到晶体管Q2和Q3。附加的n*Q晶体管的基极耦合到共模电压VCM，并且附加的m*Q晶体管的基极耦合到共模参考电压VREF，CM。n和m的值可以相同或不同，其中n≥1并且m≥1。

[0066] 附加的晶体管可以按比例将通过晶体管的尾电流减小，但是可以相对于图1的信号检测器增加共模信号生成器220的增益。例如，将两个附加的晶体管添加到共模信号生成器的每侧可以使增益增加2倍而不会增加电流，因为所有划分的尾电流在同一节点处求和。在一个实施例中，由附加晶体管生成的额外寄生电容可以补充由电容器CF和CL执行的滤波。结果，可以将CL和CF的电容调节到较低的值，以补偿附加的共模晶体管的额外寄生电容器。添加附加的晶体管将不会使检测器的尺寸或芯片空间增加任何明显的量，但是可以显著提高增益。

[0067] 图3A至图3D示出了由图1的信号检测器生成的输入信号和输出信号以及波形的例子。竖直虚线分隔了信号检测器被启用但是在输入线上未检测到LFPS信令的时段，例如，当LFPS_detect_out信号具有第一值，例如，0时。竖直虚线之后的时段对应于当信号检测器被启用并且LFPS信令已经在输入线上被检测到时，例如当LFPS_detect_out具有第二值，例如，1时。此外，以实线示出的信号对应于图1的信号检测器。虚线的信号对应于图2的信号检测器。

[0068] 在接收LFPS信号之前的时段期间，在图3A中，差分输入信号(Vip、Vin)的分量具有位于高参考值VREF，H和低参考值VREF，L之间的标称零值。在一个实施例中，Vip和Vin可以等于共模参考电压VREF，CM。

[0069] 在图3B中，通过整流器110的晶体管Q6和Q7的电流I6和I7标称为零，通过晶体管Q4和Q5的电流I4和I5等于Itail/4，并且通过晶体管Q2和Q3的电流I2和I3处于恒定值α*Itail/4，因为Itail是恒定值并且参数α是固定的。而且，通过晶体管Q0和Q1的电流I0和I1是分别对应于(1+α)*Itail/4-gm*Vref和(1+α)*Itail/4+gm*VREF的恒定值，其中gm是比较器140的晶体管的跨导，并且VREF＝(VREF，H-VREF，L)。

[0070] 在图3C中，值Vop和Von是恒定值。当不存在LFPS信令时，输入信号电平＜VREF＝(VREF，H-VREF，L)和Von＝VDD-RL*(IA+IC)和Vop＝VDD-RL*(IB+ID)。

[0071] 在图3D中，LFPS检测器适当地输出具有第一值(例如，逻辑0)的LFPS_detect_out信号，所述第一值表示在输入线上未检测到LFPS信令。

[0072] 在接收到LFPS信号之后的时段期间，在图3A中，差分输入信号(Vip、Vin)的分量通过π而异相，并且在可能大于高参考值VREF，H和低参考值VREF，L的正值和负值之间振荡。例如，可以通过通道频率来确定Vip和Vin信号分量的频率。

[0073] 在图3B中，通过晶体管Q6和Q7的电流I6和I7被整流到与输入信号的差分分量具有相同时段并且具有π相移的有效方波。结果，电流I6和I7在周期的前半部分中具有第一值，在周期的后半部分中具有第二值。此外，在图3B中，基于从由电阻器R3和R4形成的滤波器输出的共模电压VCM，通过晶体管Q4和Q5的电流I4和I5中的每个都转换到低于Itail/4的值。电流I0、I1、I2和I3在与接收LFPS信号之前的时段期间相同的值上保持恒定。

[0074] 在图3C中，值Vop和Von会改变并且实际上反转到Vop＞Von的点。

[0075] 在图3D中，Vop和Von的值使信号检测器的比较器140输出表示输入线上LFPS信令的存在的第二值(例如，逻辑1)。

[0076] 在图3A至图3D中，图3C还示出了从图2的信号检测器获得的示例性结果。在图2的信号检测器中，α的值大于图1的信号检测器中的α的值。因此，比较器的增益高于图1的信号检测器的增益。这产生了较大的Vop和Von值(见虚线曲线)和较早的LFPS信令的检测(例如，通过许多纳秒)，如图3D中的虚线所示。结果，可以在不牺牲性能的情况下减小图2的实施例中的比较器的电流。

[0077] 根据一个实施例，信号检测器包括输入、生成器和输出级。这些特征在图1和图2的实施例中示出。例如，输入可以接收差分信号(Vip、Vin)。生成器可以基于差分信号生成第一电压(V1)，并且基于第一电压和预定电压(例如，基于分别控制通过Q0和Q1的电流的VREF，H和VREF，L之间的差生成节点N4处的电压Vop)生成第二电压(V2)。输出级可以基于第一电压和第二电压输出检测信号(LFPS_detect_out)。当第一信号和第二信号之间的差在第一范围(例如，当|Vip-Vin|＜(VREF，H-VREF，L)时)内时，检测信号可以具有第一值，并且当第一信号和第二信号之间的差在第二范围(例如，当|Vip-Vin|＞(VREF，H-VREF，L)时)内时，检测信号可以具有第二值。检测信号的第一值可以表示差分信号不对应于预定类型的信令，并且检测信号的第二值可以表示差分信号对应于预定类型的信令。预定类型的信令可以是低频周期性信令或另一种类型的信号或信令。

[0078] 图4示出了可以用于例如检测LFPS信令的信号检测器的另一个实施例。所述实施例的信号检测器可以与图2的信号检测器相同，除了MOS晶体管用于实现整流器310、共模信号生成器320和参考信号生成器330之外。如图4中所示，MOS晶体管可以是具有以类似于图2中的双极晶体管的基极的方式连接的栅极的NMOS晶体管。

[0079] 根据一个或多个上述实施例，信号检测器包括：整流器，所述整流器基于输入信号生成第一电流；第一电路，所述第一电路基于第一参考信号生成第二电流；第二电路，所述第二电路基于共模电压生成第三电流；参考信号生成器，所述参考信号生成器基于第二参考信号和第三参考信号生成第四电流；比较器，所述比较器基于第一电流、第二电流、第三电流以及第四电流生成检测信号。可以生成检测信号以检测通信线上的低频周期性信令或另一种类型的信号。通信线可以例如是接口的通道。

[0080] 在一个实施例中，信号检测器可以在用于USB、DP、TBT或CIO模式应用的再驱动器中。这种再驱动器可以是有限的或线性的，并且由于自偏置电路，可以在不提供额外偏置的情况下实现信号检测器。在一个实施例中，可以从偏置生成参考信号的全部或一部分。比较器中的滞后可以降低信号检测器提供噪声的灵敏度，并且在一些情况下可以使信号检测器不受这种噪声的影响。除了接口应用之外，信号检测器还可以用于其它应用中，例如将实现快速响应静噪检测器。

[0081] 除了上述特征之外，本文中所公开的实施例的自偏置电路可以允许例如通过帮助信号检测器的芯片维持低功率节省模式来改进性能。在一个实施例中，共模信号生成器的左参考分支和右参考分支中的每个可以消耗电流10uA，而其它两个分支(例如，整流器电路和参考电平生成器)中的每个可以消耗电流20uA。信号检测器实施例的其它性能优势包括但不限于：快速响应时间、快速加电、低电流和低功率运行、改进的检测精度、集成的滞后、集成的整流器和集成的比较器的使用以及内置的次级ESD保护。

[0082] 本文中所公开的实施例的控制器、滤波器、生成器、级、输入、整流器以及其它信号生成和信号处理特征可以在逻辑中实现，所述逻辑例如可以包括硬件、软件或两者。当至少部分地在硬件中实现时，控制器、滤波器、生成器、级、输入、整流器以及其它信号生成和信号处理特征可以是例如各种集成电路中的任何一种，包括但不限于专用集成电路、现场可编程栅极阵列、逻辑栅极的组合、系统芯片、微处理器或另一种类型的处理或控制电路。

[0083] 当至少部分地以软件实现时，控制器、滤波器、生成器、级、输入、整流器以及其它信号生成和信号处理特征可以包括例如存储器或其它存储装置，其用于存储例如由计算机、处理器、微处理器、控制器或其它信号处理装置执行的代码或指令。计算机、处理器、微处理器、控制器或其它信号处理装置可以是在本文中描述的那些或除了在本文中描述的元件之外的一个。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其它信号处理装置的运行)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其它信号处理装置转换成用于执行在本文中描述的方法的专用处理器。

[0084] 优势、优点、问题的解决方案，以及可以使任何优势、优点或解决方案出现或变得更显著的任何元件不被解释为任何或所有权利要求的关键的、必需的或基本的特征或元件。本发明仅由所附权利要求来限定，所附权利要求包括在本申请待决期间进行的任何修改以及所发布的那些权利要求的所有等同物。

[0085] 尽管已经具体参考本发明的某些示例性方面详细描述了各种示例性实施例，但是应当理解，本发明能够具有其它示例性实施例，并且其细节能够在各种显而易见的方面进行修改。对于本领域的技术人员显而易见的是，在本发明的精神和范围内可以进行变化和修改。因此，前述公开、描述和附图仅用于说明的目的，并且不以任何方式限制本发明，本发明仅由权利要求限定。