技术领域
[0001] 本发明涉及一种外延技术，尤其涉及一种外延基板及其制造方法。
相关背景技术
[0002] 外延(Epitaxy)是指在晶圆上长出新结晶，以形成半导体层的技术。由于以外延工艺所形成的膜层具有纯度高、厚度控制性佳等优点，因此已经广泛应用于射频元件或功率元件的制造中。
[0003] 然而，在外延和基板界面常有本身外延材料引发自发极化或者因外延和基板晶格不匹配引发压电极化或外延层原子扩散至基板，而产生外延和基板界面电阻降低(interface loss)的问题。
[0004] 另外，若是需求的外延基板为硅绝缘体(Silicon-on-Insulator，SOI)基板，则于内埋氧化物层(Buried Oxide，BOX)及基板界面处易形成高导电性电荷反转层或累积层，其会降低基板电阻率且产生寄生功率损失。因此，目前亟需一种能解决上述问题的方案。
具体实施方式
[0042] 以下将参考附图来全面地描述本发明的例示性实施例，但本发明还可按照多种不同形式来实施，且不应解释为限于本文所述的实施例。在附图中，为了清楚起见，各区域、部位及层的大小与厚度可不按实际比例示出。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。
[0043] 图1为依照本发明的第一实施例的一种外延基板的剖面示意图。图2为制造图1的外延基板的步骤图。
[0044] 请参考图1及图2，在步骤200中，提供硅基板110。本实施例的硅基板110具有相对的第一表面110a与第二表面110b。硅基板110的材料例如硅、碳化硅或是其他含有硅的材料，但本发明不限于此。在其他实施例中，硅基板110也可以是注入例如碳、氧或氮的硅基板。硅基板110可依后续外延需求选用晶向为(111)较佳，但本发明并不限于此。在另一实施例中，硅基板110可为硅绝缘体(SOI)基板。在本实施例中，硅基板110的第一表面110a具有单晶结构，且作为外延面。若以外延质量佳的观点来看，硅基板110的第一表面110a的表面粗糙度例如介于0.1纳米与0.3纳米之间。
[0045] 然后，在步骤202中，对硅基板110的第一表面110a进行离子注入工艺，以于硅基板110内注入碳离子。由于碳离子与硅基板110中的硅原子为同族元素，因此注入碳离子的硅基板110仍可以保有高阻质特性。在本实施例中，离子注入工艺的注入能量例如小于15KeV；
且以不影响第一表面110a的质量的观点来看，离子注入工艺的注入能量例如介于5KeV与
12 -2
15KeV之间。在本实施例中，离子注入工艺中的离子注入剂量例如介于1×10 cm 与5×
1015cm-2之间；离子注入工艺中的离子注入浓度例如介于2×1017cm-3与2.7×1021cm-3之间。
由于碳离子注入硅基板110的能量不高，因此不会影响硅基板110的第一表面110a的结构，进而不会影响之后在第一表面110a的外延质量。
[0046] 随后，在步骤204中，进行高温退火处理，以使碳离子扩散，并于硅基板110内形成碳化硅层120，至此大致完成外延基板10。在本实施例中，高温退火处理的温度例如介于1200度(℃)与1300℃之间。高温退火处理的时间例如介于5小时与10小时之间。高温退火处理的气氛例如氩气、氮气或其组合，但本发明不限于此。
[0047] 在步骤204中的高温退火处理的参数可根据需求作调变，且可通过参数的不同来控制碳化硅层120与第一表面110a之间的距离d1在100埃 以上，其中较佳的距离介于100埃与500埃之间，更佳的距离介于183埃与499埃之间。举例来说，上述离子注入工艺的注入能量如为5KeV、离子注入剂量如为1×1012cm-2、离子注入浓度如为2×1017cm-3，所得到的距离d1约为183埃。另外，上述离子注入工艺的注入能量如为15KeV、离子注入剂量如为5×
1015cm-2、离子注入浓度如为2.7×1021cm-3，所得到的距离d1则约499埃。在本实施例中，碳化硅层120的厚度t例如介于100埃与4000埃之间。
[0048] 基于上述，通过接近外延面的碳化硅层120，可以改善应用于射频元件或功率元件的外延基板10的绝缘性和散热性，进而增加元件效能。此外，由于碳化硅层120能产生缺陷以捕捉电子，因此能解决在外延面因自发或压电极化而产生的界面电阻降低的问题，也能解决寄生通道造成元件频率耗损的问题。
[0049] 图3为依照本发明的第二实施例的一种外延基板的剖面示意图。在此必须说明的是，第二实施例沿用图1的实施例的元件符号与部分内容，其中采用相同或近似的元件符号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
[0050] 图3的实施例与图1的实施例的区别的特点在于：碳化硅层120为多层结构。
[0051] 请参考图3，在本实施例的外延基板20中，碳化硅层120为多层结构，其中多层结构包括第一层120a与第二层120b。第一层120a位于第二层120b与第一表面110a之间。在本实施例中，第一层120a与第二层120b直接接触。在本实施例中，第一层120a的厚度t1与第二层120b的厚度t2分别介于100埃与4000埃之间。第一层120a的厚度t1与第二层120b的厚度t2可以相同或是不相同。第一层120a与第二层120b的碳离子浓度可以相同或是不相同；举例来说，第一层120a的碳离子浓度若是大于第二层120b的碳离子浓度，能加强元件绝缘性和散热性。
[0052] 虽然图3仅示出碳化硅层120的多层结构包括两层碳化硅层，但本发明不限于此。在其他实施例中，碳化硅层120的多层结构可以包括三层以上的碳化硅层。通过外延基板20包括碳化硅层120，可以改善射频元件或功率元件的绝缘性和散热性，增加元件效能。此外，由于碳化硅层120能产生缺陷以捕捉电子，因此能解决在外延面因自发或压电极化而产生的界面电阻降低的问题，也能解决寄生通道造成元件频率耗损的问题。
[0053] 在本实施例中，外延基板20的制造方法大致与外延基板10的制造方法相同。通过不同的离子注入工艺的注入能量、离子注入剂量以及离子注入浓度，来形成具有多层结构的碳化硅层120。
[0054] 图4为依照本发明的第三实施例的一种外延基板的剖面示意图。在此必须说明的是，图4的实施例沿用图3的第二实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
[0055] 图4的实施例与图3的实施例的区别的特点在于：第一层120a不直接接触第二层120b。
[0056] 请参考图4，在本实施例的外延基板30中，第一层120a与第二层120b不直接接触，且第一层120a与第二层120b之间具有距离d2，其中距离d2例如介于100埃与500埃之间。而且，通过控制形成第一层120a的离子注入工艺的注入能量以及形成第二层120b的离子注入工艺的注入能量的大小，可改变第一层120a与第二层120b的位置，并藉此调整第一层120a与第二层120b之间的距离d2。
[0057] 虽然图4仅示出碳化硅层120的多层结构包括两层碳化硅层，但本发明不限于此。第一层120a与第二层120b的碳离子浓度可以相同或是不相同；举例来说，第一层120a的碳离子浓度若是大于第二层120b的碳离子浓度，能加强元件绝缘性和散热性。在其他实施例中，碳化硅层120的多层结构可以包括三层以上的碳化硅层。通过外延基板30包括碳化硅层
120，可以改善射频元件或功率元件的绝缘性和散热性，增加元件效能。此外，由于碳化硅层
120能产生缺陷以捕捉电子，因此能解决在外延面因自发或压电极化而产生的界面电阻降低的问题，也能解决寄生通道造成元件频率耗损的问题。
[0058] 在本实施例中，外延基板30的制造方法大致与外延基板10的制造方法相同。在本实施例中，通过不同的离子注入工艺的注入能量、离子注入剂量以及离子注入浓度，形成具有多层结构的碳化硅层120。
[0059] 综上所述，本发明通过于硅基板内形成单层或多层的碳化硅层，且碳化硅层与硅基板的第一表面之间的距离介于100埃 与500埃之间，可以在改善射频元件或功率元件的绝缘性和散热性的同时，还能够不影响硅基板的外延面质量，以增加元件效能。而且，本发明是将碳离子注入硅基板内，由于碳离子与硅原子为同族元素，所以可使硅基板保有高阻质特性。此外，由于碳化硅层能产生缺陷以捕捉电子，因此能解决在外延面(即硅基板的第一表面)因自发或压电极化而产生的界面电阻降低的问题，也能解决寄生通道造成元件频率耗损的问题。
[0060] 虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
