技术领域
[0001] 本发明涉及半导体领域和泛半导体领域，特别涉及一种湿制程工艺及应用。
相关背景技术
[0002] 在集成电路制造及封装工艺中，干法制程和湿法制程是两种常见处理工艺。而在湿制程工艺中，处理的工件(如引线框架、硅片、晶圆、芯片等)通常含有纳米级或微米级的沟槽结构，尤其是高深宽比的深沟槽结构，且随着半导体技术节点的前进，沟槽宽度越来越窄(例如10～200纳米)，深沟槽的深宽比数值也越来越大。沟槽结构的这种尺寸上的演变，使湿制程工艺难度加大。
[0003] 尤其是，当湿制程工艺用到的药液是含有添加剂的体系时，添加剂通常价格昂贵，而添加剂有效作用范围仅局限在沟槽部位。但湿制程工艺中，被处理工件通常需要整体浸没在药液中，这使得药液中未接触到沟槽区域的添加剂处于“浪费”的状态。
[0004] 另外，很多湿制程工艺中，被处理工件需长时间(数小时甚至数天)浸没在药液中，此过程中，药液容易发生变质，尤其是添加剂的变质可能会引起药液效力减弱甚至失效，变质产生的副产物可能会污染工件。药液变质原因很多，例如，温度引起的变质、气压引起的变质、光致变质、声波致变质、接触致化学变质、副产物积累加剧药液变质、添加剂含量高引起的变质等。
[0005] 目前尚没有一种工艺，能够克服上述半导体领域湿制程工艺缺陷，通常，添加剂的昂贵成本和“浪费”被默默承受，而为了预防药液变质所采用的频繁更换新液的方法，更进一步增加了工艺成本。
具体实施方式
[0050] 下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。下列实施例中未注明具体条件的实验方法，按照常规方法和条件，或按照商品说明书选择。
[0051] 实施例1:电镀
[0052] 对深宽比10：1，宽度50μm，硅基底厚度200μm的TSV沟槽进行电镀镀铜填充。
[0053]
[0054] 良率：实施例1为96％，对比例1为95％。
[0055] 电镀添加剂节约量：实施例1节约150ug/L，对比例1为0。
[0056] 注：型号为UPT3320A/S/L电镀添加剂和型号为SYS2510的电镀液具体在Zhu Y,Ma S等人的[J].Microelectronic Engineering,2014,117:8-12公开使用过。
[0057] 实施例2：清洗
[0058] 清洗具有65nm线宽的干法刻蚀灰化后铜互联芯片
[0059]
[0060] 良率：实施例2为95％，对比例2为93％。
[0061] 添加剂节约量：实施例2节约110mg/L，对比例2为0。
[0062] 实施例3：刻蚀
[0063] 对深宽比72：1，宽度100nm的深沟槽表层的20nm厚度氧化硅进行选择性刻蚀。氧化硅下层是氮化硅。氮化硅需不受损伤。基底材质是硅片，硅需不受损伤。刻蚀液为相对于氮化硅和硅均具有刻蚀速度的高选择比(选择比高于100：1)的氧化硅刻蚀液。
[0064]
[0065] 良率：实施例3为98％，对比例3为90％。
[0066] 添加剂节约量：实施例3节约123mg/L，对比例3为0。
[0067] 刻蚀液变质情况：实施例3刻蚀过程中溶液无发黄变质；对比例3在刻蚀过程中溶液在60min开始发黄变质。
[0068] 实施例4：刻蚀
[0069] 对深宽比72：1，宽度100nm的深沟槽表层的20nm厚度氧化硅进行选择性刻蚀。氧化硅下层是氮化硅。氮化硅需不受损伤。基底材质是硅片，硅需不受损伤。刻蚀液为相对于氮化硅和硅均具有刻蚀速度的高选择比(选择比高于100：1)的氧化硅刻蚀液。
[0070]
[0071]
[0072] 良率：实施例4为98％，对比例4为90％。
[0073] 添加剂节约量：实施例4节约140mg/L，对比例4为0。
[0074] 刻蚀液变质情况：实施例4刻蚀过程中溶液无发黄变质；对比例4在刻蚀过程中溶液在60min开始发黄变质。
