技术领域
[0001] 本发明涉及芯片技术领域，尤其涉及一种芯片测试系统。
相关背景技术
[0002] 芯片采用BGA封装结构，在装焊以前无法对其进行通电测试。且一旦完成装焊，倘若该芯片出现故障，很难对故障时机进行准确的判断，且更换芯片的难度风险及成本都很大。国内比较权威的一些元器件筛选检测机构如中国航空综合技术研究所(301)；西安微电子技术研究所(771)等，均反馈无法对该类型集成电路直接进行通电测试。
具体实施方式
[0041] 为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如后。
[0042] 结合图1、图4和图7所示，根据本发明实施例的芯片测试系统，包括：测试电路板40、测试座20、压板组件30和固定组件10。
[0043] 具体而言，测试电路板40具有测试程序。需要说明的是，测试电路板40可以通过串口与电脑连接，以下载待测芯片50的测试程序。
[0044] 如图1和图4所示，测试座20设有用于连接待测芯片50的多个连接柱221，多个连接柱221均与测试电路板40连接。在进行芯片的测试时，待测芯片50可以通过多个连接柱221与测试电路板40连接，以进行待测芯片50的测试。
[0045] 如图1-图3所示，压板组件30可以用于将待测芯片50固定至测试座20，以保证芯片测试过程中固定的牢固性和可靠性。
[0046] 其中，固定组件10，测试电路板40、测试座20和压板组件30均设于固定组件10。
[0047] 根据本发明实施例的芯片测试系统，在进行芯片测试时，压板组件30可以将待测芯片50牢固地固定至测试座20上，待测芯片50可以通过连接柱221与测试电路板40连接，从而对待测芯片50进行测试。由此，实现了对焊装前的芯片的测试，剔除了焊接前芯片的质量缺陷，使得芯片调试过程更加稳定可靠。而且，采用测试系统进行芯片测试时，即插即用，测试过程简单快捷。
[0048] 根据本发明的一些实施例，如图4所示，连接柱221可以包括：钢柱2211和弹簧压针2212。
[0049] 其中，钢柱2211的一端与测试电路板40连接，弹簧压针2212与钢柱2211的另一端连接，弹簧压针2212沿钢柱2211的长度方向可伸缩。在进行待测芯片50的性能测试时，待测芯片50通过弹簧压针2212与测试电路板40连接，压板组件30可以朝向测试电路板40的方向压缩弹簧压针2212，以提高待测芯片50与测试电路板40之间连接的可靠性和稳定性。
[0050] 在本发明的一些实施例中，如图4所示，弹簧压针2212的远离钢柱2211的一端设有凹槽22a，在对待测芯片50进行测试时，芯片锡球510通过凹槽22a与弹簧压针2212连接。由此，可以增大锡球510与弹簧压针2212的接触面积，降低锡球510的局部应力，有效避免了锡球510在测试时被损坏的问题。
[0051] 根据本发明的一些实施例，钢柱2211和弹簧压针2212可以均设有保护层。例如，可以在钢柱2211的表面设置防氧化涂层，对弹簧压针2212的外表面进行镀金处理，由此，可以有效表面钢柱2211和弹簧压阵被氧化腐蚀，有效提高了钢柱2211和弹簧压针2212的使用寿命。
[0052] 在本发明的一些实施例中，如图1-图3所示，压板组件30可以包括：螺旋件310和压板320，其中，压板320与螺旋件310连接，螺旋件310转动时，带动压板320沿螺旋件310的轴向方向移动。在对待测芯片50进行测试时，将待测芯片50放置于测试座20上，并将待测芯片50的锡球510与弹簧压针2212接触连接。转动螺旋件310，通过压板320将待测芯片50向测试座20的方向推动压紧，以使待测芯片50和测试电路板40牢固可靠连接。
[0053] 根据本发明的一些实施例，如图1、图4-图6所示，测试座20可以包括：基板220和基座210。基板220设有多根连接柱221，基座210设有多个穿孔212，多根连接柱221均穿过对应的穿孔212与待测芯片50连接。通过设置基板220和基座210，便于多根连接柱221的固定。
[0054] 在本发明的一些实施例中，结合图2和图5所示，基座210可以设有导向柱211，相应地，压板组件30设有与导向柱211相适配的导向孔321。如图5所示，基座210沿周向方向间隔设有四根导向柱211。相应地，如图2所示，压板320设有四个导向孔321。在待测芯片50压紧的过程中，导向柱211深入对应的导向孔321内，以使压板320按照预设轨迹移动压紧待测芯片50，有效避免了待测芯片50被压偏，提高了待测芯片50受力的均匀性和一致性。
[0055] 根据本发明的一些实施例，如图7-图9所示，固定组件10可以设有放置腔11a和测试腔12a，测试腔12a与放置腔11a连通，测试电路板40位于放置腔11a内，测试座20位于测试腔12a内。固定组件10可以对测试电路板40和测试座20起到支撑固定的作用，以提高测试系统的稳定性和平衡性。
[0056] 在本发明的一些实施例中，如图7和图8所示，放置腔11a的底壁设有支撑柱130，测试电路板40与支撑柱130连接。由此，可以通过支撑柱130固定支撑测试电路板40。进一步地，支撑柱130可升降。由此，可以通过支撑柱130调整测试电路板40的高度。
[0057] 下面参照图1-图10以具体的实施例详细描述根据本发明实施例的芯片测试系统。
[0058] 本发明提出的芯片测试系统可以应用于型号为“EP3SE50F484I4N”的FPGA芯片焊装前的测试。型号为“EP3SE50F484I4N”的FPGA芯片是一款主要针对于逻辑、存储器和乘法器比率达到平衡的主流应用。拥有可编程电源技术，最大程度降低功耗的同时可兼顾提高器件性能。每个器件拥有多达16个全局时钟、88个区域时钟、116个外设时钟、12个锁相环，支持PLL重新配置、时钟切换、可编程带宽、时钟综合和动态相移等特点，所以广泛使用于图像处理，多数据交互等复杂电路的设计应用。
[0059] 该测试系统主要由四部分构成，BGA测试座20，测试电路板40，软件测试程序以及机械加固件(即固定组件10)。该可实现对于型号为“EP3SE50F484I4N”的FPGA芯片在非焊接状态下进行通电测试。
[0060] “EP3SE50F484I4N”FPGA测试系统使用的定制型BGA测试座20是实现FPGA芯片和测试电路板40进行即插即用连接的关键。该测试座20使用484根阻抗极低的钢柱2211与测试电路板40进行焊接，钢柱2211外部图层防止其氧化，钢柱2211上端与弹簧压针2212连接，最终由弹簧压针2212与芯片的锡球510接触，再由螺旋件310带动压板320均匀压紧芯片，实现FPGA芯片和测试电路板40的有效连接。弹簧压针2212外部镀金处理，与芯片接触端挖有凹槽22a，保证在芯片检测过程中弹簧针不会损伤芯片锡球510。
[0061] 外围测试电路采用给芯片加载测试程序的方式对FPGA进行初始化测试，测试结束后将测试程序固化。测试过程稳定可靠，不会出现由于工装异常而导致损坏芯片的情况。调试工艺路径清晰，操作一致性稳定，大大增加了装调效率。
[0062] 该测试系统由12V稳压电源供电，通过数据串口与电脑连接，如图10所示。将FPGA芯片放入BGA封装测试座20中，用压板320压紧芯片。给测试系统通电后利用电路板上的FPGA程序下载接口给芯片下载测试程序，程序测试运行结束后将测试程序固化至FPGA当中，操作完成后将FPGA芯片从测试座20中取出放回原厂托盘为焊接使用。
[0063] 如图1-图5所示，压板320采用螺旋压紧结构，四个导向柱211限位支撑，保证在压片压紧芯片的过程中芯片每个焊点受力均匀，不会应力过大。弹簧压针2212采用镀金设计，防止氧化的同时，弹簧压针2212与芯片焊球接触端的曲面设计保证了测试座20在压紧芯片的过程中芯片焊球不会受到损伤。
[0064] 采用上述技术方案，本发明至少具有下列优点：
[0065] 1.本发明对“EP3SE50F484I4N”FPGA芯片进行焊接前的通电测试，剔除了焊接前该芯片的质量缺陷，使得芯片调试过程更加稳定可靠。
[0066] 2.本发明固定芯片的测试座20使用的压板320采用螺旋压紧结构，四个导向柱211限位支撑，保证在压板320压紧芯片的过程中芯片每个焊点受力均匀，不会出现应力过大的情况。弹簧压针2212采用镀金设计，防止氧化的同时与芯片焊球接触端的曲面设计保证了测试座20在压紧芯片的过程中芯片焊球不会受到损伤。拆装方便快捷。
[0067] 3.本发明采用测试电路与PC终端连接，通过下载测试程序与串口助手配合对该芯片各功能区域进行电器连接和通电测试，功能模块出现异常自动提示，即插即用，测试过程简单快捷。
[0068] 4.通过对芯片各功能模块进行电器连接和性能测试，确认在芯片焊接以前功能正常，提前剔除由于静电防护措施不当、运输不当、或者出厂时就存在自身缺陷个体，且测试完成后对于芯片锡球510不会造成任何损伤，不会影响后续焊接质量。
[0069] 通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图示仅是提供参考与说明之用，并非用来对本发明加以限制。
