技术领域
[0001] 本公开涉及一种数模转换器电路、一种源极驱动器、一种显示设备、一种电子设备和一种驱动数模转换器电路的方法。
相关背景技术
[0002] 在包括其中布置了电致发光显示元件或液晶显示元件的显示单元的显示设备中，为了显示图像，使用向数据线供应与作为数字信号供应的灰度值对应的电压的源极驱动器。例如，如日本专利申请公开号2003-233355(专利文献1)等中所公开的，已知一种源极驱动器，其包括输出与灰度值对应的电压的数模转换器电路和基于数模转换器电路的输出来驱动数据线的放大器电路。
[0003] 现有技术文献
[0004] 专利文献
[0005] 专利文献1：日本专利申请公开号2003-233355
具体实施方式
[0075] 在下文中，将参考附图，基于实施方式描述本公开。本公开不限于这些实施方式，并且实施方式中的各种数值或材料是示例。在以下描述中，具有相同功能的一个或多个相同装置由相同的附图标记表示，并且将省略重复描述。注意，将按照以下顺序给出描述。
[0076] 1、关于根据本公开的数模转换器电路、源极驱动器、显示设备、电子设备以及驱动数模转换器电路的方法的总体描述
[0077] 2、第一实施方式
[0078] 3、第二实施方式
[0079] 4、第三实施方式
[0080] 5、电子设备等的描述
[0081] [关于根据本公开的数模转换器电路、源极驱动器、显示设备、电子设备以及驱动数模转换器电路的方法的总体描述]
[0082] 在根据本公开的第一方面的数模转换器电路、根据本公开的第一方面的在源极驱动器中设置的数模转换器电路、根据本公开的第一方面的在显示设备和电子设备中使用的源极驱动器中设置的数模转换器电路、以及根据本公开的第一方面至第三方面的在驱动数模转换器电路的方法中使用的数模转换器电路(在下文中，在某些情况下，简称为根据本公开的第一方面的数模转换器电路)中，
[0083] 解码单元可以包括NAND门，并且
[0084] 第一开关元件可以串联连接到NAND门的输出电路中的电源电压侧与接地电压侧之间的路径。
[0085] 在这种情况下，
[0086] 一对开关元件可以设置在NAND门中作为第一开关元件，
[0087] 这对开关元件中的一个可以串联连接到输出电路的输出端和电源电压侧之间的部分，并且
[0088] 这对开关元件中的另一个可以串联连接到输出电路的输出端和接地电压侧之间的部分。
[0089] 在这种情况下，这对开关元件可以由相同的控制信号控制。
[0090] 在包括上述各种有利配置的根据本公开的第一方面的数模转换器电路中，[0091] 解码单元可以包括排列在解码单元中的多个单元，每个单元包括能够执行两比特处理的一对NAND门。
[0092] 在包括上述各种有利配置的根据本公开的第一方面的数模转换器电路中，[0093] 当NAND门的输出转变时，第一开关元件可以由控制信号控制，以阻挡输出电路中的电源电压侧和接地电压侧之间的路径。
[0094] 在包括上述各种有利配置的根据本公开的第一方面的数模转换器电路中，[0095] 在解码单元的输出单元侧，可以与对应于解码单元的选择器电路的各控制线对应地设置有第二开关元件和第三开关元件，
[0096] 解码单元的输出单元可以经由对应的第二开关元件连接到对应于解码单元的选择器电路的控制线，并且
[0097] 选择器电路的控制线可以经由第三开关元件彼此连接。
[0098] 在这种情况下，
[0099] 当解码单元的输出转变时，第二开关元件和第三开关元件可以由控制信号控制，以使在解码单元的输出单元和选择器电路的控制线断开连接时选择器电路的对应控制线短路。
[0100] 在根据本公开的第一方面的显示设备或者根据本公开的第一方面的电子设备中使用的显示设备中，显示单元和源极驱动器可以彼此分离地配置。可替换地，显示单元和源极驱动器可以一体地配置。注意，在本公开中，由于可以减小源极驱动器的电路规模，所以显示单元和源极驱动器适合应用于一体地形成在公共半导体衬底上的配置。
[0101] 在下文中，根据本公开的数模转换器电路、源极驱动器、显示设备、电子设备以及驱动数模转换器电路的方法在某些情况下简称为本公开。
[0102] 源极驱动器可以具有一种配置，其中，构成部件集成为一个或被适当地配置为分离的部件。可以使用众所周知的电路元件来配置这些部件。注意，也可以使用众所周知的电路元件来配置图1中所示的垂直扫描仪或电源单元。
[0103] 诸如液晶显示单元或电致发光显示单元等众所周知的显示单元可以例示为在本公开的显示设备中使用的显示单元。显示单元的配置不受特别限制，只要在显示设备的操作中没有问题即可。
[0104] 在要求减小尺寸的使用应用中，例如，用于头戴式显示器或取景器的显示单元，期望提供其中显示单元和源极驱动器形成在相同衬底上的配置。
[0105] 显示单元可以具有所谓的单色显示配置或者可以具有彩色显示配置。在彩色显示配置的情况下，单个像素可以具有包括多个子像素的配置，即，单个像素可以具有包括一组红色显示元件、绿色显示元件和蓝色显示元件的配置。此外，单个像素也可以具有包括一组这三个显示元件和一种或多种类型的显示元件的配置。
[0106] 除了U-XGA(1600，1200)、HD-TV(1920，1080)和Q-XGA(2048，1536)之外，显示单元的像素值的示例还包括一些图像显示分辨率，例如，(3840，2160)和(7680，4320)，但是本公开不限于这些值。
[0107] 当在数学上精确成立并且还基本上成立时，满足本说明书中的各种条件。允许存在设计或生产中生成的变化。
[0108] 在以下描述中使用的时序图中，表示每个时段的横轴的长度(时间长度)是示意性的，并且不表示每个时段的时间长度的百分比。垂直轴也是如此。此外，时序图中的波形的形状也是示意性的。
[0109] [第一实施方式]
[0110] 第一实施方式涉及根据本公开的第一方面的数模转换器电路、源极驱动器、显示设备以及驱动数模转换器电路的方法。
[0111] 图1是根据第一实施方式的显示设备的概念图。显示设备1包括显示单元2和源极驱动器100。显示单元2包括显示元件10，该显示元件10以二维矩阵排列，同时连接到在行方向(在图1中，X方向)上延伸的扫描线WS1和在列方向(在图1中，Y方向)上延伸的数据线DTL。源极驱动器100用于将与作为数字信号给出的灰度值对应的电压供应至显示单元2的数据线DTL。
[0112] 显示设备1还包括垂直扫描仪110和电源单元120。从垂直扫描仪110向扫描线WS1供应扫描信号。注意，为了便于说明，图1示出了关于单个显示元件10，更具体地，关于稍后描述的第(n，m)显示元件10的布线关系。
[0113] 显示单元2和源极驱动器100形成在由硅形成的半导体衬底20上。注意，类似于源极驱动器100，垂直扫描仪110和电源单元120也形成在半导体衬底20上。即，显示设备1是与驱动电路集成的显示设备。
[0114] 显示单元2还包括在行方向上布置的连接到显示元件10的馈线PS1和共同连接到所有显示元件10的公共馈线PS2。将预定驱动电压从电源单元120供应至馈线PS1，以便对应于扫描线WS1的扫描。同时，将公共电压Vcath(例如，地电位)恒定地供应至公共馈线PS2。
[0115] 虽然在图1中未示出，但是显示单元2显示图像的区域(显示区域)包括在行方向上的N个显示元件10乘以在行方向上的M个显示元件10，即以二维矩阵排列的总共N*M个显示元件10。显示区域中的显示元件10的行数是M，并且形成每一行的显示元件10的数量是N。
[0116] 此外，扫描线WS1的数量和馈线PS1的数量均是M。第m行(其中m＝1、2、...、M)中的显示元件10连接到第m扫描线WS1m和第m馈线PS1m并形成单个显示元件行。注意，图1仅示出了馈线PS1m。
[0117] 此外，数据线DTL的数量是N。第n列(其中n＝1、2、...、N)中的显示元件10连接到第n数据线DTLn。注意，图1仅示出了数据线DTLn。
[0118] 显示设备1例如是用于彩色显示的显示设备，其中，包括沿行方向布置的三个显示元件10的组形成单个像素。如稍后将描述的图3所示，包括红色显示元件10R、绿色显示元件10G和蓝色显示元件10B的组形成单个像素。因此，在N'＝N/3的情况下，行方向上的N'个像素和列方向上的M个像素(即，总共N'×M个像素)排列在显示单元2中。
[0119] 显示设备1通过来自垂直扫描仪110的扫描信号逐行地进行行顺序扫描。位于第m行和第n列的显示元件10在下文中称为第(n，m)显示元件10或第(n，m)像素。
[0120] 在显示设备1中，同时驱动排列在第m行中的N个显示元件10。换言之，在沿行方向布置的N个显示元件10中，对于这N个显示元件10所属的每一行，控制其发光/不发光定时。假设显示设备1的显示帧率由FR(次数/秒)表示，当显示设备1逐行地进行行顺序扫描时每行的扫描间距(所谓的水平扫描间距)小于(1/FR)*(1/M)秒。
[0121] 表示与要显示的图像对应的灰度的视频信号LDSig例如从图中未示出的设备中输入到源极驱动器100。视频信号LDSig是具有例如大约1.8伏的峰值的低电压数字信号。显示设备1的源极驱动器100是用于将与视频信号LDSig的灰度值对应的电压供应至显示单元2的数据线DTL的源极驱动器。
[0122] 在输入的视频信号LDSig之中，与第(n，m)显示元件10对应的信号由LDSig(n，m)表示。在下面的描述中，假设视频信号LDSig的灰度比特数为8比特，但是灰度比特数不限于此。例如，可以采用具有诸如12比特、16比特或24比特等比特数的配置。
[0123] 源极驱动器100生成对应于视频信号LDSig的灰度值的模拟信号，并将所得到的信号供应至数据线DTL。要生成的模拟信号是具有例如大约10伏到20伏的峰值的信号，该信号相对于视频信号LDSig是高电压。
[0124] 设置在显示单元2上的显示元件10至少包括电流驱动型发光单元ELP、保持从数据线DTL供应的电压的存储电容器CS、向发光单元ELP提供与由存储电容器CS保持的电压对应的电流的驱动晶体管TRD，并且还包括写入晶体管TRW。
[0125] 发光单元ELP是电流驱动型电光装置，其发光亮度根据流动电流的值而变化。具体地，发光单元ELP由有机电致发光元件形成。发光单元ELP具有包括阳极、空穴传输层、发光层、电子传输层、阴极等的众所周知配置或结构。
[0126] 显示元件10的每个晶体管将被描述为p沟道场效应晶体管，但是本公开不限于此。
[0127] 存储电容器CS用于保持到驱动晶体管TRD的源极区的栅电极的电压(即，栅极-源极电压)。在显示元件10的发光状态下，驱动晶体管TRD的一个源极/漏极区(在图1中，与馈线PS1连接的一侧)用作源极区，并且另一个源极/漏极区用作漏极区。存储电容器CS的一个电极和另一个电极分别连接到驱动晶体管TRD的一个源极/漏极区和栅电极。驱动晶体管TRD的另一个源极/漏极区连接到发光单元ELP的阳极。
[0128] 写入晶体管TRW包括连接到扫描线WS1的栅电极、连接到数据线DTL的一个源极/漏极区以及连接到驱动晶体管TRD的栅电极的另一个源极/漏极区。
[0129] 发光单元ELP的另一端(具体地，阴极)连接到公共馈线PS2。将预定电压Vcath供应至公共馈线PS2。注意，发光单元ELP的电容器由参考标号CEL表示。在发光单元ELP的电容器CEL较小，并且因此在驱动显示元件10时发生故障的情况下，根据需要可以提供与发光单元ELP并联连接的辅助电容器CSub。图中示出了提供辅助电容器CSub的示例，但这仅仅是示例。
[0130] 在从源极驱动器100向数据线DTL供应与要显示的图像的亮度对应的电压的状态下，并且当写入晶体管TRW通过来自垂直扫描仪110的扫描信号进入导电状态时，在存储电容器CS中写入与要显示的图像的灰度值对应的电压。在写入晶体管TRW进入非导电状态之后，电流根据保持在存储电容器CS中的电压流入驱动晶体管TRD，并且发光单元ELP发光。
[0131] 在此，将描述发光单元ELP、晶体管等之间的布置关系。图2是显示单元中的包括显示元件的部分的示意性局部截面图。
[0132] 将构成显示元件10的每个晶体管提供到形成在由硅形成的半导体衬底20的表面上的n阱21。注意，为了便于说明，图中仅示出了驱动晶体管TRD。这些晶体管被元件分离区域22包围。参考标号32表示驱动晶体管TRD的栅电极，并且参考标号31表示栅极绝缘层。
[0133] 构成存储电容器CS的另一电极32'包括与栅电极32的层相同的材料层，并且形成在包括与栅极绝缘层31的材料层相同的材料层的绝缘层31'上。层间绝缘层33形成在半导体衬底20的包括驱动晶体管TRD的栅电极32和电极32'的整个表面上。稍后描述的电极32'和电极34被布置为彼此面对，层间绝缘层33设置在其间。
[0134] 驱动晶体管TRD的一个源极/漏极区经由设置在层间绝缘层33中的接触孔36连接到构成布线、电容器单元等的电极34。注意，在接触孔36和电极34之间的连接部件隐藏并且看不见。在层间绝缘层33上，进一步形成层间绝缘层40。
[0135] 在层间绝缘层40上，提供包括阳极51、空穴传输层、发光层、电子传输层和阴极53的发光单元ELP。注意，在该图中，空穴传输层、发光层和电子传输层表示为单层52。第二层间绝缘层54设置在层间绝缘层40上的其中没有设置发光单元ELP的部分上。透明衬底60设置在第二层间绝缘层54和阴极53上。在发光层中发射的光穿过衬底60并发射到外部。
[0136] 驱动晶体管TRD的阳极51和另一个源极/漏极区经由设置到层间绝缘层33的接触孔35等彼此连接。此外，阴极53经由分别设置到第二层间绝缘层54和层间绝缘层40的接触孔56和55连接到设置在层间绝缘层33的延伸部上的布线37(对应于向其提供电压VCath的公共馈线PS2)。
[0137] 接下来，将描述源极驱动器100的配置。图3是用于描述在半导体衬底上的显示单元、源极驱动器、垂直扫描仪和电源单元之间的布置关系的示意图。
[0138] 在例如显示单元2、源极驱动器100等一体地形成在半导体衬底20上的情况下，基本上，有利的是，以与显示元件10的布置节距或包括一组显示元件10的像素的布置节距类似的节距，形成与显示元件10对应的源极驱动器100等的一部分。在布置节距不同的情况下，需要提供用于调整节距差异的连接布线的区域，这扩大了所谓的帧区域。因此，这导致芯片尺寸增加，这导致增加成本的因素。
[0139] 在图3所示的示例中，与像素对应的源极驱动器100的部分以与该组红色显示元件10R、绿色显示元件10G和蓝色显示元件10B的布置节距类似的节距形成。同时，以与显示元件
10的布置节距类似的节距，形成与显示元件10对应的垂直扫描仪110的部分和电源单元120的部分。与第m行中的显示元件10对应的垂直扫描仪110的部分和电源单元120的部分分别由参考标号110m和120m表示。此外，与第n'列(n'＝1、2、...、N')中的像素组对应的源极驱动器100的部分由参考标号100n'表示。
[0140] 垂直扫描仪110、电源单元120等均可以通过使用诸如移位寄存器的小规模逻辑电路来形成。因此，随着显示元件10的节距减小，容易处理缩小所需电路的节距。同时，源极驱动器100具有相对大规模的电路配置。因此，期望减小源极驱动器100的电路规模。
[0141] 图4是用于描述源极驱动器的配置的示意图。更具体地，图4示出了与第n'列中的像素组对应的源极驱动器100的一部分的配置。
[0142] 源极驱动器100包括用于增大视频信号LDSig的电压的电平移位器101、根据通过增大视频信号LDSig的电压而获得的视频信号DSig的灰度值来输出电压VDac的数模转换器电路102、增强电压VDac的驱动能力并将其作为驱动电压VSig输出的放大器电路103、根据构成像素的每个显示元件10以时分方式将驱动电压VSig分配给数据线的分配电路104。
[0143] 电平移位器101可以通过使用例如电流镜像电路等来配置。例如，可以通过使用包括源极跟随器电路的电压缓冲器来配置放大器电路103。分配电路104可以通过使用晶体管等来配置。即，这些电路可以通过使用众所周知的电路元件来配置。
[0144] 数模转换器电路102包括许多元件，以便选择电压并输出所选择的电压。因此，与诸如电平移位器101的另一部分相比，数模转换器电路102具有大电路规模。现在，为了帮助读者理解本公开，将描述参考示例的源极驱动器，其包括具有一般配置的比赛型数模转换器电路102'。
[0145] 图5是用于描述包括比赛型数模转换器电路的参考示例的源极驱动器的配置的示意性电路图。图6是用于描述参考示例的源极驱动器的操作的示意性电路图。
[0146] 为了便于说明，在这些图中，省略放大器电路103和分配电路104的描述。参考标号VDD和参考标号VSS分别是为驱动源极驱动器而提供的电源电压(例如，10伏和几伏)和接地电压(例如，0伏)。这适用于稍后描述的其他图。
[0147] 与输入灰度对应的数字信号LDSig的比特信号作为成对的比特信号及其反转信号输入到电平移位器101。信号原样输入到由参考标号[in]表示的部分，并且反转信号输入到由参考标号[xin]表示的部分。电平移位器101输出通过增大输入信号的电压而获得的信号。对应于输入[in]的输出和对应于输入[xin]的输出分别由参考标号[out]和参考标号[xout]表示。
[0148] 在8比特灰度的情况下，比赛型数模转换器电路102'从电压VG0至VG255的256种电压中选择与灰度值对应的一个电压。电压VG0至VG255可以通过例如多个参考电压和通过用包括梯形电阻器(伽玛电阻器)等的电阻器电路划分参考电压而获得的电压来生成。图6示出了当数字信号LDSig是[00000011]的比特信号时的操作示例。通过基于电平移位器101的输出来驱动控制线CL，控制晶体管TSW(包括p沟道场效应晶体管)的导电状态/非导电状态。因此，选择预定电压(在这种情况下，电压VG3)并作为电压VDac输出。注意，处于导电状态的晶体管TSW由粗实线表示，并且在非导电状态下的晶体管TSW由细线的虚线表示。这适用于稍后描述的其他图。
[0149] 在图6所示的比赛型数模转换器电路102'中，晶体管TSW的总数为510。在处理10比特灰度的情况下，晶体管TSW的总数基本上是四倍，这放大了电路规模。
[0150] 在这方面，根据第一实施方式的源极驱动器100使用解码型数模转换器电路。这是这样的一种配置：其中，对应于输入灰度的数字信号在逻辑电路中合并，以增大可以一次选择的模拟信号的数量。因此，这是其中用于解码处理的逻辑电路设置在电平移位器旁边的配置。
[0151] 图7是用于描述根据第一实施方式的源极驱动器的配置的示意性电路图。注意，类似于图4，示出了与第n'列中的像素组对应的源极驱动器100的部分的配置。为了便于说明，省略了放大器电路103和分配电路104的描述。
[0152] 图7中所示的数模转换器电路102包括：
[0153] 解码单元102A，根据数字信号的预定部分中的比特信号执行解码处理；以及[0154] 选择器电路102B，根据解码单元102A的输出来选择并输出电压。此外，开关元件设置在解码单元102A的内部和解码单元102A的输出单元侧中的至少一者上，开关元件由与作为解码处理的目标的比特信号不同的控制信号EN1来控制。在第一实施方式中，由控制信号EN1控制的开关元件设置在解码单元102A的内部。
[0155] 解码单元102A包括NAND门。更具体地，解码单元102A包括排列在解码单元中的多个单元，每个单元包括能够执行两比特处理的一对NAND门。在图中所示的示例中，设置了四个单元，每个单元包括一对NAND门。第一开关元件串联连接到NAND门的输出电路中的电源电压侧与接地电压侧之间的路径。另外，根据第一方面的驱动数模转换器电路的方法包括：当NAND门的输出转变时，执行控制以阻挡NAND门的输出电路中的电源电压侧与接地电压侧之间的路径。
[0156] 稍后将参考稍后详细描述的图15至图18，来描述上述的详细内容。
[0157] 即使利用包括解码单元102A的配置，在8比特灰度的情况下，仍然需要从电压VG0至VG255的256种电压中选择与灰度值对应的一个电压。然而，由于可以由包括能够执行两比特处理的一对NAND门的单元来选择四块数据，所以构成从电压VG0至电压VG255中选择电压的选择器电路102B的晶体管TSW的必需的总数仅为340。因此，与比赛型数模转换器电路相比，可以减小电路规模，并且实现节距缩小和小型化。
[0158] 在第一实施方式中，通过基于控制信号EN1控制设置在解码单元102A内部的开关元件，减小了由解码单元102A的操作引起的噪声。现在，为了帮助读者理解本公开，将描述具有去除了由控制信号EN1控制的开关元件的配置的参考示例的源极驱动器的操作、问题等。
[0159] 图8是用于描述参考示例的源极驱动器的配置的示意性电路图。参考示例的源极驱动器的解码单元由参考标号102A'表示。
[0160] 图9是用于描述在参考示例的源极驱动器中执行视频信号的低位两比特的信号处理的部分的操作的示意性电路图，并且示出了在视频信号的低位两比特是[00]的情况下的操作。图10是在图9之后的用于描述在参考示例的源极驱动器中执行视频信号的低位两比特的信号处理的部分的操作的示意性电路图，并且示出了在视频信号的低位两比特是[11]的情况下的操作。
[0161] 在以下描述中，在某些情况下，比特值为[0]的情况将由低电平或[L]表示，并且比特值是[1]的情况将由高电平或[H]表示。为了便于描述，将描述执行视频信号的低位两比特的信号处理的部分。然而，在执行高位六比特的信号处理的部分中，每两比特也会发生类似的现象。
[0162] 在视频信号LDSig中，当低位两比特是[00]时操作以选择电压VG0的NAND门、当低位两比特是[01]时操作以选择电压VG1的NAND门、当低位两比特是[10]时操作以选择电压VG2的NAND门、以及当低位两比特是[11]时操作以选择电压VG3的NAND门分别由参考标号N<00>、N<01>、N<10>和N<11>表示。此外，NAND门N<00>、N<01>、N<10>和N<11>的输出由参考标号OUT_0、OUT_1、OUT_2和OUT_3表示。
[0163] 将假设在输入到源极驱动器的视频信号LDSig中的低位两比特从[00]变为[11]的情况。图11是在从图9所示的状态转变到图10所示的状态的情况下的示意性时序图。在图11中，参考标号VLL表示当作为低电压数字信号的视频信号LDSig处于高电平时的电压。该电压例如具有大约1.8伏的值。
[0164] 当视频信号LDSig的低位两比特是[00]时，NAND门N<00>、N<01>、N<10>和N<11>的输出分别是[L](电压VSS)、[H](电压VDD)、[H](电压VDD)和[H](电压VDD)。
[0165] 当视频信号LDSig的低位两比特变为[11]时，首先改变输入到电平移位器101的信号D<0>和D<1>。通过电平移位器101对视频信号LDSig进行电平转换(增大其电压)而获得的信号DSig具有瞬态波形，并且被输入到NAND门。
[0166] 图12A是用于描述在视频信号的低位两比特是[00]的情况下在操作以选择电压VG0的NAND门中当视频信号的低位两比特从[00]转变到[11]时的操作的示意性电路图。图12B是用于描述当视频信号的低位两比特从[00]转变到[11]时的NAND门的输入信号的示意性时序图。
[0167] 如上所述，通过电平移位器101对视频信号LDSig进行电平转换(增大其电压)而获得的信号DSig具有瞬态波形，并且被输入到NAND门。因此，当低位两比特从[00]转变到[11]时，输入到NAND门N<00>的xout<1>和xout<0>以某种斜率从作为高电平的电压VDD变为作为低电平的电压VSS。同时，NAND门变得逻辑不稳定，并且直通电流流动。在下文中，将参考图13详细描述。
[0168] 图13A是用于描述当视频信号的低位两比特从[00]转变到[11]时在过渡期中流向NAND门的直通电流的示意性电路图。图13B是用于描述在过渡期中流向NAND门的直通电流的示意性时序图和曲线图。
[0169] 在此，将假设NAND门的输出电路包括p沟道晶体管T1a和T1b以及n沟道晶体管T2a和T2b来进行描述。当xout<1>和xout<0>中的每一个是作为高电平的电压VDD时，p沟道晶体管T1a和T1b均处于非导电状态，并且n沟道晶体管T2a和T2b均处于导电状态。因此，输出作为低电平的电压VSS(参见图13A中的左图)。同时，当xout<1>和xout<0>中的每一个是作为低电平的电压VSS时，p沟道晶体管T1a和T1b均处于导电状态，并且n沟道晶体管T2a和T2b均处于非导电状态。因此，输出作为高电平的电压VDD(参见图13A的右图)。
[0170] 然而，在视频信号的低位两比特从[00]转变到[11]的过渡期中，xout<1>和xout<0>中的每一个是例如处于逻辑不稳定状态的电压VDD与电压VSS之间的电压，例如电压VMid。此时，所有晶体管T1a、T1b、T2a和T2b都处于导电状态，直通电流I1经由这些晶体管从电源电压侧流到接地电压侧(参见图13A的中央的图)。虽然根据NAND门的配置、操作条件等，但是对于每个NAND门，大约几十到几百微安的直通电流流动。
[0171] 此外，当视频信号的低位两比特从[00]转变到[11]时，伴随对供应有NAND门的输出的控制线CL的充电/放电的电流也流动。在下文中，将参考图14进行描述。
[0172] 图14A是用于描述在NAND门中当视频信号的低位两比特从[00]转变到[11]时在视频信号的低位两比特是[00]的情况下从操作以选择电压VG0的NAND门的输出中流出的电流的示意性电路图。图14B是用于描述在过渡期中从NAND门的输出中流出的电流的示意性时序图和曲线图。
[0173] 当xout<1>和xout<0>中的每一个是作为高电平的电压VDD时，p沟道晶体管T1a和T1b均处于非导电状态，并且n沟道晶体管T2a和T2b均处于导电状态。因此，从NAND门输出作为低电平的电压VSS并将其供应至控制线CL。根据电压VSS的电荷保持在控制线CL的电容器部件CDac中(参见图14A的左图)。
[0174] 在此，当xout<1>和xout<0>中的每一个转变为作为低电平的电压VSS时，从NAND门输出作为高电平的电压VDD并将其供应至控制线CL(参见图14A的右图)。随着电压改变，电流I2流动，以便对电容器部件CDac充电/放电。虽然取决于NAND门的配置、操作条件等，但是对于每个NAND门，大约几十微安的充电/放电电流流动。结果，在从处于逻辑不稳定状态到下一次变为逻辑稳定的时间内，通过将充电/放电电流I2添加到上述直通电流I1中而获得的电流流过NAND门。
[0175] 迄今，已经描述了执行视频信号的低位两比特的信号处理的部分。然而，在执行高位六比特信号处理的部分中，每两比特也会发生类似的现象。结果，关于与第n'列中的像素组对应的源极驱动器100的部分100n'，在过渡期中流向NAND门的电流具有几百微安的值。因此，在整个源极驱动器100中，获得几百到一千毫安的值。
[0176] 可以设想，供应电源电压VDD或接地电压VSS的馈线也不可避免地具有某个电阻值。当几百到一千毫安的电流流动时，由于馈线的电阻而发生电压降，这导致电源电压VDD或接地电压VSS的变化。这是影响例如位于数模转换器电路的后级的放大器电路103的操作等的因素，并且在显示屏上生成闪烁和周期性噪声。
[0177] 迄今，已经描述了具有去除了由控制信号EN1控制的开关元件的配置的参考示例的源极驱动器的操作、问题等。
[0178] 在根据第一实施方式的源极驱动器中，通过防止直通电流流向NAND门，在过渡期中流向NAND门的电流减小。在下文中，将参考附图详细描述。
[0179] 图15是用于描述根据第一实施方式的在源极驱动器中执行低位两比特的信号处理的部分的操作的示意性电路图。
[0180] 如图所示，与作为解码处理的目标的比特信号不同的控制信号EN1共同输入到每个NAND门。通过控制信号EN1，控制设置在NAND门内部的第一开关元件的导通/非导通。
[0181] 图16A是根据第一实施方式的源极驱动器中使用的NAND门的示意图。图16B是图16A所示的NAND门的示意性电路图。
[0182] 如图16B所示，一对开关元件S1a和S1b设置在NAND门中，作为第一开关元件。通过将开关元件S1a和S1b添加到图13A中所示的上述电路，获得根据第一实施方式的源极驱动器中使用的NAND门的电路配置。
[0183] 开关元件S1a包括p沟道晶体管，并且开关元件S1b包括n沟道晶体管。一个开关元件S1a串联连接到NAND门的输出电路的输出端和电源电压VDD侧之间的部分。另一个开关元件S1b串联连接到NAND门的输出电路的输出端和接地电压侧之间的部分。这对开关元件S1a和S1b由相同的控制信号EN1控制。注意，为了处理导电类型的差异，控制信号EN1经由反相器输入到开关元件S1b。
[0184] 当NAND门的输出转变时，第一开关元件S1a和S1b由控制信号EN1控制，以阻挡输出电路中的电源电压侧和接地电压侧之间的路径。在下文中，将参考图17和图18详细描述。
[0185] 图17A是用于描述在视频信号的低位两比特是[00]的情况下在操作以选择电压VG0的NAND门中当视频信号的低位两比特从[00]转变到[11]时的操作的示意性电路图。图17B是用于描述当视频信号的低位两比特从[00]转变到[11]时的NAND门的输入信号的示意性时序图。
[0186] 为了便于描述，将描述执行视频信号的低位两比特的信号处理的部分。然而，在执行高位六比特的信号处理的部分中也对每两比特执行类似的操作。
[0187] 控制信号EN1基本上作为与重写视频信号同步的矩形脉冲来供应。例如，控制信号可以与显示设备的水平扫描时段的开始同步地生成。控制信号EN1处于图17B所示的低电平的时段的长度可以被设置为例如预定长度，包括通过使用实际机器等的测量的上述过渡期。
[0188] 图18是用于描述在视频信号的低位两比特是[00]的情况下在操作以选择电压VG0的NAND门中当视频信号的低位两比特是[00]时、当视频信号的低位两比特从[00]转变到[11]时、以及当视频信号的低位两比特是[11]时的操作的示意性电路图。
[0189] 当xout<1>和xout<0>中的每一个是作为高电平的电压VDD时，p沟道晶体管T1a和T1b中的每一个处于非导电状态，n沟道晶体管T2a和T2b中的每一个处于导电状态，并且第一开关元件S1a和S1b中的每一个处于导电状态。因此，输出作为低电平的电压VSS(参见图18的左图)。
[0190] 在视频信号的低位两比特从[00]转变到[11]的过渡期中，xout<1>和xout<0>中的每一个是例如处于逻辑不稳定状态的电压VDD和电压VSS之间的电压，例如，电压VMid。此时，所有晶体管T1a、T1b、T2a和T2b都处于导电状态。然而，第一开关元件S1a和S1b中的每一个处于非导电状态(参见图18的中央的图)。因此，在电源电压侧和接地电压侧之间不流过直通电流。
[0191] 当xout<1>和xout<0>中的每一个是作为低电平的电压VSS时，p沟道晶体管T1a和T1b中的每一个处于导电状态，n沟道晶体管T2a和T2b中的每一个处于非导电状态，并且第一开关元件S1a和S1b中的每一个处于导电状态。因此，输出作为高电平的电压VDD(参见图18的右图)。
[0192] 如上所述，没有直通电流流向NAND门。因此，由于在过渡期中流到NAND门的电流减小，所以电源电压VDD和接地电压VSS的变化也减小。
[0193] 注意，在尽管视频信号被重写比特信息也未改变的情况下，不会发生由于转换周期而导致逻辑不稳定的现象。因此，只有在与重写之前的比特信息存在差异时，才可以执行上述控制。
[0194] [第二实施方式]
[0195] 此外，第二实施方式涉及根据本公开的第一方面的数模转换器电路、源极驱动器和显示设备。此外，第二实施方式涉及根据本公开的第二方面的驱动数模转换器电路的方法。
[0196] 在根据第二实施方式的显示设备1A的示意图中，仅需要在图1中将显示设备1视为显示设备1A，并将源极驱动器100视为源极驱动器100A。
[0197] 图19是用于描述根据第二实施方式的源极驱动器的配置的示意性电路图。注意，类似于图4，示出了与第n'列中的像素组对应的源极驱动器的部分的配置。为了便于说明，省略了放大器电路103和分配电路104的描述。图20是用于描述根据第二实施方式的在源极驱动器中执行视频信号的低位两比特的信号处理的部分的操作的示意性电路图。
[0198] 图19中所示的数模转换器电路1102包括
[0199] 解码单元102A'，根据数字信号的预定部分中的比特信号执行解码处理；以及[0200] 选择器电路102B，根据解码单元102A'的输出来选择并输出电压。
[0201] 解码单元102A'的配置是参考图9在第一实施方式中描述的配置。此外，开关元件S2和S3设置在解码单元102A'的输出单元侧，开关元件分别由与作为解码处理的目标的比特信号不同的控制信号EN2和EN3控制。参考标号102S表示开关元件的布置部分。
[0202] 更具体地，在解码单元102A'的输出单元侧，与对应于解码单元102A'的选择器电路102B的相应控制线CL对应地设置第二开关元件S2(S2a、S2b、S2c和S2d)和第三开关元件S3(S3a、S3b、S3c和S3d)。这些晶体管均包括p沟道晶体管。
[0203] 解码单元的输出单元经由对应的第二开关元件S2连接到对应于解码单元的选择器电路的控制线CL。选择器电路的控制线CL经由第三开关元件S3彼此连接。此外，根据第二方面的驱动数模转换器电路的方法包括：当解码单元的输出转变时，执行控制使在解码单元的输出单元和选择器电路的控制线CL断开时选择器电路的对应控制线CL短路。
[0204] 在第一实施方式中，已经参考图9到图13和图14，描述了使用解码单元102A'的参考示例的源极驱动器中的充电/放电电流I2。图21是用于描述在图9所示的参考示例的源极驱动器中在执行视频信号的低位两比特的信号处理的部分中当视频信号的低位两比特从[00]转变到[11]时的操作和充电/放电电流I2的示意性时序图和曲线图。
[0205] 在解码单元102A'的输出单元侧，与对应于解码单元102A'的选择器电路102B的相应控制线CL对应地设置第二开关元件S2(S2a、S2b、S2c和S2d)和第三开关元件S3(S3a、S3b、S3c和S3d)。这些晶体管均包括p沟道晶体管。
[0206] 第二实施方式的目的是减小图21中所示的充电/放电电流I2。如稍后将描述的，当解码单元的输出转变时，在解码单元的输出单元和选择器电路的控制线CL断开连接时执行控制使选择器电路的对应控制线CL短路。
[0207] 图22是用于描述根据第二实施方式的在源极驱动器中执行视频信号的低位两比特的信号处理的部分的操作中当视频信号的低位两比特从[00]转变到[11]时的操作的示意性时序图和曲线图。图23至图28均是用于描述根据第二实施方式的源极驱动器中执行视频信号的低位两比特的信号处理的部分的操作中当视频信号的低位两比特从[00]转变到[11]时的操作的示意性电路图。注意，这些图中的参考标号AOT_0、AOT_1、AOT_2和AOT_3表示对应控制线CL的电位或电压。当第三开关元件S3中的每一个处于导电状态时，它们对应于NAND门的输出电压OUT_0、OUT_1、OUT_2和OUT_3。
[0208] [时段A](参见图22和图23)
[0209] 在该时段中，视频信号的低位两比特是[00]，控制信号EN2处于低电平，并且控制信号EN3处于高电平。第二开关元件S2中的每一个(S2a、S2b、S2c和S2d)处于导电状态，并且第三开关元件S3中的每一个(S3a、S3b、S3c和S3d)处于非导电状态。NAND门N<00>的输出OUT_0处于低电平，并且其他NAND门的输出均处于高电平。因此，只有通过连接到NAND门N<00>的控制线CL选择电压VG0的晶体管处于导电状态。
[0210] [时段B](参见图22和图24)
[0211] 当视频信号的低位两比特是[00]时，控制信号EN2的电平从低电平切换到高电平。因此，第二开关元件S2中的每一个(S2a、S2b、S2c和S2d)处于非导电状态。第三开关元件S3中的每一个(S3a、S3b、S3c和S3d)保持非导电状态。NAND门的输出和控制线CL之间的连接被电断开。
由于控制线CL中存在电容器部件，所以控制线CL的电压AOT_0、AOT_1、AOT_2和AOT_3中的每一个基本上保持先前状态。具体地，电压AOT_0是VSS，并且电压AOT_1、AOT_2和AOT_3是VDD。
[0212] [时段C](参见图22、图25、图26和图27)
[0213] 随后，当视频信号的低位两比特是[00]时，控制信号EN3的电平从高电平切换到低电平。第三开关元件S3中的每一个(S3a、S3b、S3c和S3d)变成处于导电状态。第二开关元件S2中的每一个(S2a、S2b、S2c和S2d)保持非导电状态(参见图25)。
[0214] 结果，在NAND门的输出与控制线CL之间的连接被电断开的同时，控制线CL由第三开关元件S3(S3a、S3b、S3c和S3d)导通，并且具有相同的电压(电位)。基本上，重新分配在时段A中存储在控制线CL的电容器部件中的电荷。具体地，电压AOT_1、AOT_2、AOT_3和AOT_4均具有大约(3/4)×VDD的值。
[0215] 随后，视频信号的低位两比特从[00]转变到[11]。NAND门N<11>的输出OUT_3处于低电平，并且其他NAND门的输出均处于高电平(图26)。之后，控制信号EN3的电平从低电平转变到高电平，并且第三开关元件S3中的每一个(S3a、S3b、S3c和S3d)变为处于非导电状态。第二开关元件S2(S2a、S2b、S2c和S2d)均保持非导电状态(参见图27)。
[0216] [时段D](参见图22和图28)
[0217] 在视频信号的低位两比特是[11]的同时，控制信号EN2的电平从高电平切换到低电平。因此，第三开关元件S3中的每一个(S3a、S3b、S3c和S3d)变为导电状态。第二开关元件S2(S2a、S2b、S2c和S2d)均保持非导电状态。
[0218] NAND门N<11>的输出OUT_3处于低电平，并且其他NAND门的输出均处于高电平。由于NAND门的输出和控制线CL彼此电连接，所以只有通过连接到NAND门N<11>的控制线CL选择电压VG3的晶体管变为导电状态。
[0219] 根据上述操作，在[时段D]中，电压AOT_0、AOT_1和AOT_2从大约(3/4)×VDD的状态转变为电压VDD，并且电压AOT_3从大约(3/4)×VDD的状态转变为电压VSS。由于电压变化的宽度减小了大约25％，因此充电/放电电流I2也减少了大约25％。
[0220] 例如，仅需要与显示设备的水平扫描时段的开始同步地生成控制信号EN2和EN3。注意，在尽管视频信号重写而比特信息不变的情况下，不会有充电/放电电流流过。因此，只有在与重写之前的比特信息存在差异时，才可以执行上述控制。
[0221] [第三实施方式]
[0222] 第三实施方式还涉及根据本公开的第一方面的数模转换器电路、源极驱动器和显示设备。此外，第三实施方式涉及根据本公开的第三方面的驱动数模转换器电路的方法。
[0223] 第三实施方式是第一实施方式和第二实施方式的组合。因此，可以减小直通电流和充电/放电电流。
[0224] 在根据第三实施方式的显示设备1B的示意图中，仅需要将在图1中的显示设备1视为显示设备1B并将源极驱动器100视为源极驱动器100B。
[0225] 图29是用于描述根据第三实施方式的源极驱动器的配置的示意性电路图。注意，类似于图4，示出了与第n'列中的像素组对应的源极驱动器的部分的配置。为了便于说明，省略了放大器电路103和分配电路104的描述。
[0226] 根据第三实施方式的驱动数模转换器电路的方法包括：当NAND门的输出转变时，执行控制以阻挡NAND门的输出电路中的电源电压侧与接地电压侧之间的路径，并且使在解码单元的输出单元和选择器电路的控制线断开连接时选择器电路的对应控制线短路。前一个控制与第一实施方式中描述的控制相同，并且后一个控制与第二实施方式中描述的控制相同。因此，省略其描述。
[0227] 在该配置中，可以通过使用用于抑制NAND门的直通电流的控制信号EN1来控制第三开关元件S3(S3a、S3b、S3c和S3d)。注意，为了处理电导率的差异，仅需要经由反相电路将控制信号EN1供应至第三开关元件S3。
[0228] [电子设备]
[0229] 上面已经描述的本公开的显示设备可以用作任何领域中的电子设备的显示单元(显示设备)，显示单元(显示设备)作为图像或视频显示输入到电子设备的视频信号或在电子设备内生成的视频信号。通过示例，显示单元可以用作电视机、数码相机、膝上型个人计算机、诸如移动电话的便携式终端设备、摄像机、头戴式显示器(头戴型显示器)等的显示单元。
[0230] 本公开的显示设备包括具有密封配置的模块形状的显示设备。通过示例，通过将由透明玻璃等形成的面对部附接到像素阵列单元而形成的显示模块对应于显示设备。注意，显示模块可以包括用于从外部向像素阵列单元输入/输出信号等的电路单元、柔性印刷电路(FPC)等。在下文中，作为使用本公开的显示设备的电子设备的具体示例，例示了数码相机和头戴式显示器。应该注意，在本文中描述的具体示例仅仅是说明性的，并且本公开不限于此。
[0231] (具体示例1)
[0232] 图30是可更换镜头的和单镜头反光型数码相机的外观图，其中，图30A表示其正视图，并且图30B表示其后视图。可更换镜头的和单镜头反光型数码相机包括例如在相机主体部(相机机身)311的正面的右侧上的可更换成像镜头单元(可更换镜头)312以及在其正面的右侧上的供摄影者抓握的抓握部313。
[0233] 此外，显示器314设置在相机主体部311的背面的大致中心处。取景器(目镜窗口)315设置在显示器314的上方。摄影者可以在视觉上识别从成像透镜单元312得到的主体的光学图像，并且然后，通过观看取景器315来确定构图。
[0234] 在具有上述配置的可更换镜头的和单镜头反光型数码相机中，本公开的显示设备可以用作数码相机的取景器315。换言之，通过将本公开的显示设备用作数码相机的取景器315，产生根据该示例的可更换镜头的和单镜头反光型数码相机。
[0235] (具体示例2)
[0236] 图31是头戴式显示器的外观图。头戴式显示器包括例如在眼镜形显示单元411的两侧上的镜腿部412。镜腿部412用于安装到用户的头部。在该头戴式显示器中，本公开的显示设备可以用作头戴式显示器的显示单元411。换言之，通过将本公开的显示设备用作头戴式显示器的显示单元411，产生根据该示例的头戴式显示器。
[0237] (具体示例3)
[0238] 图32是透视头戴式显示器的外观图。透视头戴式显示器511包括主体部512、臂513和镜筒514。
[0239] 主体部512连接到臂513和眼镜500。具体地，主体部512在长边方向上的端部耦接到臂513，并且主体部512的一个侧表面经由连接构件耦接到眼镜500。应该注意，主体部512可以直接安装到人体的头部。
[0240] 主体部512包括用于控制透视头戴式显示器511的操作的控制板以及显示单元。臂513将主体部512和镜筒514彼此连接并支撑镜筒514。具体地，臂513耦接到主体部512的端部和镜筒514的端部并且固定镜筒。此外，臂513包含用于与从主体部512提供至镜筒514的图像有关的数据通信的信号线。
[0241] 镜筒514通过目镜透镜朝向佩戴透视头戴式显示器511的用户的眼睛投射经由臂513从主体部512提供的图像光。在该透视头戴式显示器511中，本公开的显示设备可以用于主体部512的显示单元。
[0242] [其他]
[0243] 应该注意，本公开的技术还可具有以下配置。
[0244] [A1]
[0245] 一种数模转换器电路，包括：
[0246] 解码单元，根据数字信号的预定部分中的比特信号执行解码处理；以及[0247] 选择器电路，根据解码单元的输出来选择并输出电压，其中，
[0248] 开关元件设置在解码单元的内部和解码单元的输出单元侧中的至少一者上，开关元件由与作为解码处理的目标的比特信号不同的控制信号来控制。
[0249] [A2]
[0250] 根据以上[A1]所述的数模转换器电路，其中，
[0251] 解码单元包括NAND门，并且
[0252] 第一开关元件串联连接到NAND门的输出电路中的电源电压侧与接地电压侧之间的路径。
[0253] [A3]
[0254] 根据以上[A2]所述的数模转换器电路，其中
[0255] 一对开关元件设置在NAND门中，作为第一开关元件，
[0256] 这对开关元件中的一个串联连接到输出电路的输出端和电源电压侧之间的部分，并且
[0257] 这对开关元件中的另一个串联连接到输出电路的输出端和接地电压侧之间的部分。
[0258] [A4]
[0259] 根据以上[A3]所述的数模转换器电路，其中
[0260] 这对开关元件由相同的控制信号控制。
[0261] [A5]
[0262] 根据以上[A2]至[A4]中任一项所述的数模转换器电路，其中，
[0263] 解码单元由多个单元排列而成，每个单元包括能够执行两比特处理的一对NAND门。
[0264] [A6]
[0265] 根据以上[A2]至[A5]中任一项所述的数模转换器电路，其中，
[0266] 当NAND门的输出转变时，由控制信号控制第一开关元件以阻挡输出电路中的电源电压侧和接地电压侧之间的路径。
[0267] [A7]
[0268] 根据以上[A1]至[A6]中任一项所述的数模转换器电路，其中，
[0269] 在解码单元的输出单元侧，与对应于解码单元的选择器电路的各控制线对应地设置有第二开关元件和第三开关元件，
[0270] 解码单元的输出单元经由第二开关元件连接到对应于解码单元的选择器电路的控制线，并且
[0271] 选择器电路的各控制线经由第三开关元件分别连接。
[0272] [A8]
[0273] 根据以上[A7]所述的数模转换器电路，其中
[0274] 由控制信号控制第二开关元件和第三开关元件，以使当解码单元的输出转变时，在解码单元的输出单元和选择器电路的控制线之间的连接断开的状态下选择器电路的各控制线短路。
[0275] [B1]
[0276] 一种源极驱动器，用于向显示单元的数据线供应与作为数字信号给出的灰度值对应的电压，源极驱动器包括：
[0277] 数模转换器电路，选择并输出与灰度值对应的电压，数模转换器电路包括：
[0278] 解码单元，根据数字信号的预定部分中的比特信号执行解码处理；以及[0279] 选择器电路，根据解码单元的输出来选择并输出电压，其中，
[0280] 开关元件设置在解码单元的内部和解码单元的输出单元侧中的至少一者上，开关元件由与作为解码处理的目标的比特信号不同的控制信号来控制。
[0281] [B2]
[0282] 根据以上[B1]所述的源极驱动器，其中，
[0283] 解码单元包括NAND门，并且
[0284] 第一开关元件串联连接到NAND门的输出电路中的电源电压侧与接地电压侧之间的路径。
[0285] [B3]
[0286] 根据以上[B2]所述的源极驱动器，其中，
[0287] 一对开关元件设置在NAND门中，作为第一开关元件，
[0288] 这对开关元件中的一个串联连接到输出电路的输出端和电源电压侧之间的部分，并且
[0289] 这对开关元件中的另一个串联连接到输出电路的输出端和接地电压侧之间的部分。
[0290] [B4]
[0291] 根据以上[B3]所述的源极驱动器，其中，
[0292] 这对开关元件由相同的控制信号控制。
[0293] [B5]
[0294] 根据以上[B2]至[B4]中任一项所述的源极驱动器，其中，
[0295] 解码单元由多个单元排列而成，每个单元由与两比特处理对应的一对NAND门构成。
[0296] [B6]
[0297] 根据以上[B2]至[B5]中任一项所述的源极驱动器，其中，
[0298] 当NAND门的输出转变时，由控制信号控制第一开关元件以阻挡输出电路中的电源电压侧和接地电压侧之间的路径。
[0299] [B7]
[0300] 根据以上[B1]至[B6]中任一项所述的源极驱动器，其中，
[0301] 在解码单元的输出单元侧，与对应于解码单元的选择器电路的各控制线对应地设置有第二开关元件和第三开关元件，
[0302] 解码单元的输出单元经由第二开关元件连接到对应于解码单元的选择器电路的控制线，并且
[0303] 选择器电路的各控制线经由第三开关元件分别连接。
[0304] [B8]
[0305] 根据以上[B7]所述的源极驱动器，其中，
[0306] 由控制信号控制第二开关元件和第三开关元件，以使当解码单元的输出转变时，在解码单元的输出单元和选择器电路的控制线之间的连接断开的状态下选择器电路的各控制线短路。
[0307] [C1]
[0308] 一种显示设备，包括：
[0309] 显示单元；以及
[0310] 源极驱动器，用于向显示单元的数据线供应与作为数字信号给出的灰度值对应的电压，源极驱动器包括：
[0311] 数模转换器电路，选择并输出与灰度值对应的电压，数模转换器电路包括：
[0312] 解码单元，根据数字信号的预定部分中的比特信号执行解码处理；以及[0313] 选择器电路，根据解码单元的输出来选择并输出电压，其中，
[0314] 开关元件设置在解码单元的内部和解码单元的输出单元侧中的至少一者上，开关元件由与作为解码处理的目标的比特信号不同的控制信号来控制。
[0315] [C2]
[0316] 根据以上[C1]所述的显示设备，其中
[0317] 显示单元和源极驱动器一体地形成在公共半导体衬底上。
[0318] [C3]
[0319] 根据以上[C1]或[C2]所述的显示设备，其中
[0320] 解码单元包括NAND门，并且
[0321] 第一开关元件串联连接到NAND门的输出电路中的电源电压侧与接地电压侧之间的路径。
[0322] [C4]
[0323] 根据以上[C3]所述的显示设备，其中
[0324] 一对开关元件设置在NAND门中，作为第一开关元件，
[0325] 这对开关元件中的一个串联连接到输出电路的输出端和电源电压侧之间的部分，并且
[0326] 这对开关元件中的另一个串联连接到输出电路的输出端和接地电压侧之间的部分。
[0327] [C5]
[0328] 根据以上[C4]所述的显示设备，其中，
[0329] 这对开关元件由相同的控制信号控制。
[0330] [C6]
[0331] 根据以上[C3]至[C5]中任一项所述的显示设备，其中，
[0332] 解码单元由多个单元排列而成，每个单元由与两比特处理对应的一对NAND门构成。
[0333] [C7]
[0334] 根据以上[C3]至[C6]中任一项所述的显示设备，其中，
[0335] 当NAND门的输出转变时，由控制信号控制第一开关元件以阻挡输出电路中的电源电压侧和接地电压侧之间的路径。
[0336] [C8]
[0337] 根据以上[C1]至[C7]中任一项所述的显示设备，其中，
[0338] 在解码单元的输出单元侧，与对应于解码单元的选择器电路的各控制线对应地设置有第二开关元件和第三开关元件，
[0339] 解码单元的输出单元经由第二开关元件连接到对应于解码单元的选择器电路的控制线，并且
[0340] 选择器电路的各控制线经由第三开关元件分别连接。
[0341] [C9]
[0342] 根据以上[C8]所述的显示设备，其中，
[0343] 由控制信号控制第二开关元件和第三开关元件，以使当解码单元的输出转变时，在解码单元的输出单元和选择器电路的控制线之间的连接断开的状态下选择器电路的各控制线短路。
[0344] [D1]
[0345] 一种电子设备，包括：
[0346] 显示设备，包括：
[0347] 显示单元；以及
[0348] 源极驱动器，用于向显示单元的数据线供应与作为数字信号给出的灰度值对应的电压，源极驱动器包括：
[0349] 数模转换器电路，选择并输出与灰度值对应的电压，数模转换器电路包括：
[0350] 解码单元，根据数字信号的预定部分中的比特信号执行解码处理；以及[0351] 选择器电路，根据解码单元的输出来选择并输出电压，其中，
[0352] 开关元件设置在解码单元的内部和解码单元的输出单元侧中的至少一者上，开关元件由与作为解码处理的目标的比特信号不同的控制信号来控制。
[0353] [D2]
[0354] 根据以上[D1]所述的电子设备，其中
[0355] 显示单元和源极驱动器一体地形成在公共半导体衬底上。
[0356] [D3]
[0357] 根据以上[D1]或[D2]所述的电子设备，其中
[0358] 解码单元包括NAND门，并且
[0359] 第一开关元件串联连接到NAND门的输出电路中的电源电压侧与接地电压侧之间的路径。
[0360] [D4]
[0361] 根据以上[D3]所述的电子设备，其中
[0362] 一对开关元件设置在NAND门中，作为第一开关元件，
[0363] 这对开关元件中的一个串联连接到输出电路的输出端和电源电压侧之间的部分，并且
[0364] 这对开关元件中的另一个串联连接到输出电路的输出端和接地电压侧之间的部分。
[0365] [D5]
[0366] 根据以上[D4]所述的电子设备，其中，
[0367] 这对开关元件由相同的控制信号控制。
[0368] [D6]
[0369] 根据以上[D3]至[D5]中任一项所述的电子设备，其中，
[0370] 解码单元由多个单元排列而成，每个单元由与两比特处理对应的一对NAND门构成。
[0371] [D7]
[0372] 根据以上[D3]至[D6]中任一项所述的电子设备，其中，
[0373] 当NAND门的输出转变时，由控制信号控制第一开关元件以阻挡输出电路中的电源电压侧和接地电压侧之间的路径。
[0374] [D8]
[0375] 根据以上[D1]至[D7]中任一项所述的电子设备，其中，
[0376] 在解码单元的输出单元侧，与对应于解码单元的选择器电路的各控制线对应地设置有第二开关元件和第三开关元件，
[0377] 解码单元的输出单元经由第二开关元件连接到对应于解码单元的选择器电路的控制线，并且
[0378] 选择器电路的各控制线经由第三开关元件分别连接。
[0379] [D9]
[0380] 根据以上[D8]所述的电子设备，其中，
[0381] 由控制信号控制第二开关元件和第三开关元件，以使当解码单元的输出转变时，在解码单元的输出单元和选择器电路的控制线之间的连接断开的状态下选择器电路的各控制线短路。
[0382] [E1]
[0383] 一种驱动数模转换器电路的方法，数模转换器电路包括：解码单元，包括根据数字信号的预定部分中的比特信号执行解码处理的NAND门；以及选择器电路，根据解码单元的输出来选择并输出电压，方法包括：
[0384] 当NAND门的输出转变时，执行阻挡NAND门的输出电路中的电源电压侧与接地电压侧之间的路径的控制。
[0385] [F1]
[0386] 一种驱动数模转换器电路的方法，数模转换器电路包括：解码单元，根据数字信号的预定部分中的比特信号执行解码处理；以及选择器电路，根据解码单元的输出来选择并输出电压，该方法包括：
[0387] 执行控制以当解码单元的输出转变时，在解码单元的输出单元和选择器电路的控制线之间的连接断开的状态下选择器电路的对应控制线短路。
[0388] [G1]
[0389] 一种驱动数模转换器电路的方法，数模转换器电路包括：解码单元，包括根据数字信号的预定部分中的比特信号执行解码处理的NAND门；以及选择器电路，根据解码单元的输出来选择并输出电压，该方法包括：
[0390] 当NAND门的输出转变时，执行阻挡NAND门的输出电路中的电源电压侧与接地电压侧之间的路径的控制，并且执行使在解码单元的输出单元和选择器电路的控制线断开连接时选择器电路的各控制线短路的控制。
[0391] 参考标号列表
[0392] 1、1A、1B 显示设备
[0393] 2 显示单元
[0394] 10 显示元件
[0395] 20 半导体衬底
[0396] 21 n阱
[0397] 22 元件分离区域
[0398] 31 栅极绝缘层
[0399] 31' 绝缘层
[0400] 32 栅电极
[0401] 32' 另一电极
[0402] 33 层间绝缘层
[0403] 34 一个电极
[0404] 35、36 接触孔
[0405] 37 布线
[0406] 40 层间绝缘层
[0407] 51 阳极
[0408] 52 空穴传输层、发光层和电子传输层
[0409] 53 阴极
[0410] 54 第二层间绝缘层
[0411] 55、56 接触孔
[0412] 60 透明衬底
[0413] 100、100A、100B 源极驱动器
[0414] 101 电平移位器
[0415] 102、102' 数模转换器电路
[0416] 102A、102A' 解码单元
[0417] 102B 选择器电路
[0418] 102S 开关元件的布置部分
[0419] 103 放大器电路
[0420] 104 分配电路
[0421] 110 垂直扫描仪
[0422] 120 电源单元
[0423] TRW 写入晶体管
[0424] TRD 驱动晶体管
[0425] CS 电容器单元
[0426] ELP 有机电致发光单元
[0427] CEL 发光单元ELP的电容器
[0428] Csub 辅助电容器
[0429] WS1 扫描线
[0430] DTL 数据线
[0431] PS1 馈线
[0432] PS2 公共馈线
[0433] S1a、S1b 第一开关元件
[0434] S2、S2a、S2b、S2c和S2d 第二开关元件
[0435] S3、S3a、S3b、S3c和S3d 第三开关元件
[0436] CL 控制线
[0437] 311 相机主体部
[0438] 312 成像镜头单元
[0439] 313 抓握部
[0440] 314 显示器
[0441] 315 取景器
[0442] 500 眼镜
[0443] 511 透视头戴式显示器
[0444] 512 主体部
[0445] 513 臂
[0446] 514 镜筒。
