技术领域
[0001] 本发明涉及一种控制设备、尤其是一种用于内燃机的控制设备，所述控制设备具有第一计算单元。
相关背景技术
[0002] 现在公知的控制设备通常包括电子的计算单元，所述电子的计算单元例如以嵌入式系统的形式存在。电子的计算单元的大小根据任务的复杂性而变化。
具体实施方式
[0031] 图1示出了按照本发明的控制设备10的强烈简化的示意图，所述控制设备包括第一计算单元12和另一计算单元14。在本情况下，第一计算单元12被实施为微控制器12，而且优选地包括至少一个处理器、至少一个直接访问存储器（RAM）和/或至少一个只读存储器（ROM和/或（闪速-）EEPROM）。在本情况下，另一计算单元14被实施为微处理器14，而且优选地用作针对第一计算单元12的计算功率扩展。
[0032] 但是，可替换地，也可设想的是，另一计算单元14被实现为微控制器或者数字的信号处理器或者被实现为可编程的逻辑模块（FPGA）或者被实现为ASIC（特殊应用集成电路（application specific integrated circuit））。尤其是为了交换数据，第一计算单元12和另一计算单元14通过总线系统16彼此连接。
[0033] 在一个优选的实施方式中，总线系统16是具有多根数据线和地址线的并行总线系统、尤其是高速总线系统。
[0034] 在一个设计方案中，第一计算单元12的只读存储器被构造用于将数据转交到另一计算单元14。例如可设想的是，对于另一计算单元14的运行所需的程序被存储在第一计算单元12的只读存储器中。
[0035] 按照在图2A中强烈简化并且示意性地示出的第一实施方式，另一计算单元14集成在第一计算单元12的第一半导体基层18上。有利地，另一计算单元14在共同的制造过程中与第一计算单元12一起被集成到半导体基层18上。优选地，控制设备10、尤其是计算单元12、14按照在汽车领域中常见的设计规则并且在遵循和考虑针对安全相关的电系统的标准的情况下来开发和设计，而且这样满足了ASILD（汽车安全完整性水平D）的要求。
[0036] 内部总线系统16处在第一半导体基层18上，用于连接第一计算单元12与另一计算单元14。通过在一个共同的半导体基层18上布置，得到在第一与另一计算单元12、14之间的短的等待时间以及总线系统16的高总线带宽。
[0037] 除了第一和另一计算单元12、14之外，优选地在半导体基层18上集成有存储元件20、诸如直接访问存储器（工作存储器、RAM、Random Access Memory）、只读存储器（ROM、PROM、（闪速-）EEPROM、非易失性存储器）、高速缓冲存储器以及必要时其它外围元件22、例如CAN-（控制器局域网络（Controller Area Network））、LIN-（局域互联网络（Local Interconnect Network））、I2C-（内部集成电路（Inter-Integrated Circuit））、USB-、SPI-（串行外围界面（Serial Peripheral Interface））、串行或以太网-接口、PWM输出端、LCD-控制器和-驱动器以及模拟-数字-转换器、可编程数字的和/或模拟的或混合的功能块。
[0038] 按照一个有利的实施方式，E/D元件24（仿真器/调试元件）集成在半导体基层18上。在微控制器的半导体元件上将在微控制器的区域内的E/D元件用作扩展是有利的，因为由此针对微控制器提供了仿真/调试应用。优选地，E/D元件24包括直接访问存储器。在一个设计方案中，E/D元件的直接访问存储器被构造为用于另一计算单元14的高速缓冲-扩展。
[0039] 有利地，以这种方式也可以针对另一计算单元14实施由E/D元件24提供的分析-和诊断功能、例如设置断点（Breakpoint）。
[0040] 在另一有利的实施方式中可以规定：按照本发明的至少一个另一计算单元14也被设置用于实施仿真-或调试应用，或与为此设置的E/D元件24一起被分配给第一计算单元12。换句话说，在一个实施方式中，也可以将至少一个另一计算单元14设置或布置在第一计算单元12的必要时已经存在的E/D单元24上。
[0041] 按照在图2B中强烈简化并且示意性地示出的第二实施方式，另一计算单元14处在不同于第一半导体基层18的另一半导体基层26上。
[0042] 除了另一计算单元14之外，另一半导体基层26可以包括E/D元件24。在这种情况下，另一半导体基层26可用作微控制器12的E/D扩展。在这种情况下，在实现另一计算单元14的情况下得到已经在上文描述的优点。
[0043] 此外，第一和另一半导体元件18、26除了第一和另一计算单元12、14之外优选地包括存储元件20，诸如直接访问存储器（工作存储器、RAM、Random Access Memory）、只读存储器（ROM、PROM、（闪速-）EEPROM、非易失性存储器）、高速缓冲存储器以及必要时其它外围元件22、例如CAN-（控制器局域网络（Controller Area Network））、LIN-（局域互联网络（Local Interconnect Network））、I2C-（内部集成电路（Inter-Integrated Circuit））、USB-、SPI-（串行外围界面（Serial Peripheral Interface））、串行或以太网-接口、PWM输出端、LCD-控制器和-驱动器以及模拟-数字-转换器、可编程数字的和/或模拟的或混合的功能块。
[0044] 按照在图2C中强烈简化并且示意性地示出的第三实施方式，另一计算单元14处在另一半导体基层26上，其中所述另一半导体基层26布置在第一半导体基层18上。
[0045] 按照图2C的第一半导体基层18和另一半导体基层26优选地与来自图2B的半导体基层18、26功能等效地来构造。
[0046] 另一半导体基层26可以借助于传统的键合方法（Bonding-Verfahren）安装在第一半导体基层18上。优选地，另一半导体基层26借助于“倒装芯片安装（德文：Wende-Montage）”在与朝向第一半导体基层18的活跃的接触侧没有其它连接线的情况下被安装在第一半导体基层18上。倒装芯片安装能够在安放同时实现半导体基层26与其周围环境的电接触。
[0047] 计算单元12、14同样通过总线系统16来连接。通过将另一半导体基层26布置在半导体基层18上，得到在第一与另一计算单元12、14之间的短的等待时间以及总线系统16的高总线带宽。
[0048] 按照在图3中示出的另一实施方式，第一半导体基层18布置在基层元件28上，第一计算单元12布置在所述第一半导体基层上。例如可以借助于上述“倒装芯片安装”来进行安装。在图3中示出的实施方式中，第一半导体基层18借助于键合技术安装在基层元件28的表面上。利用薄的连接线30来实现半导体基层18与基层元件28的接触。
[0049] 另一半导体基层26借助于倒装芯片安装来安装在第一半导体基层18上。半导体基层26例如包括E/D元件24、另一计算单元14、直接访问存储器32、例如RAM；以及存储器-接口34、优选地DDR接口，用于连接另一计算单元14与外部存储器，以及其它存储元件、例如高速缓冲存储器和其它外围元件22。
[0050] 在基层元件28的第一表面36上，存储器-接口38为了与外部存储器连接而被引向外。该接口例如可以与外部RAM、优选地DDR-SDRAM连接。同样，也可设想的是，将外部RAM直接安装在基层元件上。例如，存储器-接口38可以以机械方式构造为BGA（英文：ball grid array（球阵列封装））-类型。
[0051] 在一个优选的实施方式中，在基层元件28的第二表面40上布置焊料球42（英文solder balls），所述第二表面对置于第一表面36。这些焊料球42可以通过焊接例如与载体板（未绘出）连接。
[0052] 此外，在所示出的实施方式中，基层元件28与只读存储器44、尤其是具有串行数据接口（例如SPI）的闪速存储器连接。例如，用于另一计算单元14的数据可以储存在只读存储器44中。在这种情况下，只读存储器44被构造用于将数据转交到另一计算单元14，或通过基层元件28与所述另一计算单元连接或能与所述另一计算单元连接。
[0053] 按照在图4中示出的实施方式，导热装置46被设置用于将计算单元12、14中的至少一个计算单元的热损耗功率导出。为此，导热装置46与计算单元之一、优选地与两个计算单元12、14热接触。计算单元12、14布置在半导体基层18、26上，而且在图4中示出的实施方式中被导热装置覆盖。为了计算单元12、14与导热装置46更好地接触，例如可以在计算单元12、14与导热装置46之间设置导热膏或液态金属。导热装置46实现了与控制设备10的壳体的热连接。壳体部分48在图4中示意性地被勾画出。因此，通过在图4中描绘的实施方式，实现了图4中的计算单元“向上”的散热。
[0054] 在一个优选的实施方式中，导热装置46的Rth的热阻在大约4-6K/W（开尔文每瓦特）之间。
[0055] 在另一优选的实施方式中，第一计算单元12（图2A）分配有超过一个另一计算单元14。例如，被构造为微控制器的第一计算单元12可分配有两个或者四个微处理器，所述微处理器就上述描述的意义下表示另一计算单元14。特别优选地，计算单元12、14中的每个计算单元都可拥有自己的本地的高速缓冲存储器、尤其是第一级高速缓冲。
[0056] 在特别优选的实施方式中可能的是，将至少一个另一计算单元14布置在E/D扩展24（图2A）上、即与用于第一计算单元12的必要时存在的E/D扩展24相结合。由此可能的是，例如在相同的半导体制造过程中如第一计算单元12那样制造了实现第一计算单元12的计算功率扩展的另一计算单元14。
