[0001] 本发明涉及半导体制造技术领域，尤其涉及计算光刻中的光源掩模协同优化方法。

[0002] 光刻工艺是集成电路生产中最重要的工艺步骤之一。随着半导体制造技术的发展，特征尺寸越来越小，对光刻工艺中分辨率的要求就越来越高。光刻分辨率是指通过光刻机在硅片表面能曝光的最小特征尺寸(critical dimension，CD)，是光刻技术中重要的性能指标之一。目前，主流的光刻技术是采用193nm波长的深紫外(Deep Ultraviolent，DUV)浸没式光学光刻技术，其单次曝光可分辨的特征尺寸极限为38nm。

[0003] 为了充分利用上述光刻分辨率极限，光源掩模协同优化(Source and Mask Optimization，SMO)作为一种先进的分辨率增强技术，在28nm及以下节点被广泛使用。其根据光刻光学成像模型，采用预畸变方法调整光源形状及强度分布，修正掩模图形，并调制透过掩模的电磁场分布，从而提高光刻系统的成像性能，使光刻系统达到其分辨率极限。SMO充分利用了计算光刻中的优化自由度，得到更趋近于全局最优解的分辨率增强解决方案。DUV光刻技术的SMO解决方案已应用于22nm及14nm节点的芯片制造中，成为必要的技术手段之一。

[0004] 然而，现阶段光源掩模协同优化方法效率较低。现有的优化方法仅通过对部分区域的掩模版图进行优化，且仅将优化得到的光源用于后续光学邻近效应修正(OPC)，而抛弃优化得到的掩模版图。因此协同优化中的版图优化方法没有得到足够的重视。然而随着半导体器件的特征尺寸越来越小，希望在半导体器件制造的各个工艺步骤都能够为器件尺寸缩小提供支持。因此，协同优化在提供光源同时也可用于在研发阶段探索版图的可制造性规则，为控制版图生产成本以及缺陷数量提供指导。

[0035] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

[0036] 参考图1所示，本发明提出了一种可同时优化掩模可制造性的光源掩模协同优化方法，该方法包括：

[0037] 在步骤S01，输入优化初始参数。

[0038] 在本发明中，用于光刻的优化初始参数包括：光刻机台型号、光源类型、光源偏振态、掩模版极性、数值孔径、光刻叠层信息、原始掩模版图、掩模可制造性参数、工艺窗口优化矩阵参数。原始版图是一种存储器件接触孔结构的测试图形，如图2所示。在原始版图中，具有较高密度的图形(热点图形)特征尺寸为47纳米。

[0039] 在步骤S02，根据输入的版图信息，选择部分版图参与后续优化。

[0040] 原始版图包括两个热点区域图形以及23个图形固定周期不同的测试图形。从中手动选择两个热点区域图形，以及使用EDA工具，根据版图的衍射频谱分布，自动从23个其余图形中选择5个参与后续优化。

[0041] 步骤S03，对分解版图进行光源掩模协同优化。

[0042] 在确定输入参量以及选择完版图之后，在该步骤中，使用EDA工具进行光源掩模协同优化仿真。在该优化仿真中，可得到参与优化的图形单元的重叠工艺窗口、掩模误差增强因子、归一化像边缘对数斜率(normalized image log slope,NILS)等衡量光刻性能的工艺参数。

[0043] 步骤S04，对优化后的光源、掩模版图进行第一光刻仿真评估。

[0044] 在进行光源掩模协同优化仿真之后，输出仿真结果，确定以特征尺寸容限为图形宽度的±10％为工艺检测要求，以5％曝光宽容度处的焦深为评价光刻成像质量的检测指标，对光源掩模协同优化的结果进行分析。若焦深符合要求(在本实施例中为>80纳米)则进入步骤S06，若不满足要求，则进入步骤S05。

[0045] 步骤S05，参数调整。对于限制重叠工艺窗口的图形结构，通常是潜在存在缺陷的区域，可以先对全局图形结构进行必要的优化仿真条件的调整，如调整曝光工艺条件、光源类型以及偏振态等参数。然后对该部分图形单独调整优化参数中的工艺窗口矩阵，例如：若焦深不足，则将矩阵中的离焦量(defocus)适当增加；若曝光宽容度不足，则微调矩阵中的曝光剂量浮动(delta dose)；若MEEF过大，则适当增大调整图形偏离量(mask bias)。

[0046] 重复步骤S03-S05，直至仿真结果满足工艺条件一般要求。

[0047] 步骤S06，固定优化后的光源。固定优化后的光源，将优化后的掩模版图舍弃。

[0048] 步骤S07，更新掩模优化参数中的掩模可制造性规则。

[0049] 可更新的可制造性规则包括掩模版图主图形规则、辅助图形规则、以及主图形与辅助图形间规则。其中掩模版图主图形规则包括掩模版图中面积较大的多边形区域的最小宽度、最小间距、角对角最小宽度、角对角最小间距；其中辅助图形规则包括掩模版图中面积较小的多边形区域的辅最小宽度、最小间距、角对角最小宽度、角对角最小间距、最大宽度；主图形与辅助图形间规则包括辅助图形到主图形最小间距、辅助图形到主图形角对角最小间距、图形最小面积。除图形最小面积外，其余可制造性规则均成倍提高，用于后续优化。

[0050] 步骤S08，使用固定后的优化光源以及更新的掩模可制造性规则，重新进行掩模版图优化。

[0051] 使用EDA工具进行掩模优化仿真。在该优化仿真中，使用步骤S03优化得到光源，并使用步骤S05确定的仿真条件与工艺窗口矩阵。优化后同时得到参与优化的图形单元的重叠工艺窗口、光罩误差增强因子、归一化像边缘对数斜率等衡量光刻性能的工艺参数。

[0052] 步骤S09，对优化后的掩模版图进行第二光刻仿真评估，若光刻成像质量满足第二光刻工艺条件，则进入步骤S10，若不满足要求，则进入步骤S07。

[0053] 在对优化后的掩模版图进行第二光刻仿真评估时，以整个版图的多种缺陷指标为测量标准，主要包括特征尺寸容限、特征尺寸均匀性、颈缩、桥接、套刻精度等测试中必须检测的各种缺陷，对光刻成像质量进行评估。在本实施例中，使用特征尺寸均匀性、颈缩、桥接、多余的曝光成像区域(extra printing)以及丢失的曝光成像区域(missing)，使得焦深、曝光宽容度、掩模误差增强因子等满足预设的指标。

[0054] 重复步骤S07-S09，不断更新可制造性规则，重复进行掩模优化，直至仿真结果满足第二光刻工艺条件。当仿真结果无法满足要求时，上一次仿真满足第二光刻工艺条件时确定的可制造性条件即为满足第二光刻工艺条件的最佳可制造性条件。

[0055] 步骤S10，固定优化后的掩模可制造性规则。将得到的可制造性规则固定，此时确定的规则既能满足工艺要求，同时有利于减轻掩模制造的复杂度，降低了掩模生产成本，减少了掩模的缺陷数目。

[0056] 步骤S11，对所有输入的掩模版图进行版图优化。选择所有的掩模版图，使用之前固定的光源、光刻配置、工艺窗口矩阵、可制造性规则，进行掩模优化。

[0057] 步骤S12，获得更新后的版图图形。将固定的光源与步骤S11优化得到的掩模版图作为光源掩模联合优化的输出结果。

[0058] 本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个仿真窗口上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

[0059] 虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。