技术领域
[0003] 本发明的各实施例涉及用于驱动数据的数据驱动电路。
相关背景技术
[0004] 在用于将数据驱动至具有重负载的传输线路的数据驱动电路中，仅控制驱动功率不能补偿重负载。因此，前馈均衡器(FFE)的预加强方案或去加强方案可以被应用于数据驱动电路。但是，FFE导致产生大量电流消耗并且FFE易于受到由噪音引起的随机抖动和偏移的影响。
具体实施方式
[0023] 下文参照附图更详细地描述了本发明的示意性实施例。提供这些实施例来使本文全面和完整，并且向本领域技术人员充分表述本发明的范围。
[0024] 图1是说明根据本发明的一个实施例的数据驱动电路的框图。
[0025] 参照图1，数据驱动电路可以包括缓冲器110、驱动器120、均衡器130和补偿器140。数据驱动电路可以将输入数据驱动至输出线路。一般来说，数据驱动电路可以用作传送数据的传送器和用于从传送器接收传送的数据的接收器。换句话说，数据驱动电路可以是传送器、接收器或传送器和接收器两者。
[0026] 缓冲器110可以缓冲从数据驱动电路外传送的缓冲数据DATA和DATAB，并且将缓冲的数据提供为输入数据DATA_IN和DATA_INB。缓冲器110可以与时钟CLK和CLKB同步地操作。驱动器120可以响应于输入数据DATA_IN和DATA_INB驱动输出数据DATA_OUT和DATA_OUTB。
[0027] 当时钟CLK在例如逻辑低电平的第一电平时，均衡器130可以放大输入数据DATA_IN和DATA_INB，并且将放大的输入数据输出为输出信号EQ_OUT和EQ_OUTB。同样，当时钟CLK在例如逻辑高电平的第二电平时，均衡器130可以均衡输出信号EQ_OUT和EQ_OUTB。
[0028] 补偿器140可以响应于均衡器130的输出信号EQ_OUT和EQ_OUTB驱动输出数据DATA_OUT和DATA_OUTB。补偿器140可以通过将输出信号EQ_OUT及反相的输出信号EQ_OUTB反相来驱动输出数据DATA_OUT和DATA_OUTB。换句话说，补偿器140可以驱动输出数据DATA_OUT和DATA_OUTB使得输出信号EQ_OUT可以降低反相的输出数据DATA_OUTB的绝对电平，并且反相的输出信号EQ_OUTB可以降低输出数据DATA_OUT的绝对电平，由此减小输出数据DATA_OUT和DATA_OUTB的摆动。
[0029] 图2是示意性地说明图1所示的均衡器的电路图。
[0030] 参照图2，均衡器130可以包括差分放大器210、开关220、第一电容器230和第二电容器240。
[0031] 差分放大器210可以通过差分放大输入至其第一输入端A的输入数据DATA_IN而在其第一输出端C输出输出信号EQ_OUT，并且通过差分放大输入至其第二输入端B的输入数据DATA_INB而在其第二输出端D输出反相的输出信号EQ_OUTB。当输入数据DATA_IN的电压电平高于反相的输入数据DATA_INB的电压电平时，差分放大器210可以将输出数据DATA_OUT驱动至逻辑高电平并且将反相的输出信号EQ_OUTB驱动至逻辑低电平。同样，当反相的输入数据DATA_INB的电压电平高于输入数据DATA_IN的电压电平时，差分放大器210可以将输出信号EQ_OUT驱动至逻辑低电平并且将反相的输出信号EQ_OUTB驱动至逻辑高电平。
[0032] 当时钟CLK处于第二电平，即逻辑高电平时，以及当时钟CLKB处于第一电平，即逻辑低电平时，开关220可以将第一输出端C电联接至第二输出端D。因此，当时钟CLK处于第二电平时，输出信号EQ_OUT和反相的输出信号EQ_OUTB可以被均衡。同时，当时钟CLK处于第一电平时，开关220可以将第一输出端C与第二输出端D电分离。因此，当时钟处于第一电平时，差分放大器210的放大结果可以被输出为输出信号EQ_OUT和EQ_OUTB。
[0033] 第一电容器230可以与第一输出端C电联接，第二电容器240可以与第二输出端D电联接。电容器230和240可以消除来自输出信号EQ_OUT和EQ_OUTB的偏移和随机抖动。
[0034] 图3是示意性地说明图1所示的驱动器的电路图。
[0035] 参照图3，驱动器120可以包括第一差分比较单元310和第二差分比较单元320。
[0036] 第一差分比较单元310可以将输入数据DATA_IN与反相的输入数据DATA_INB进行比较。当输入数据DATA_IN的电压电平比反相的输入数据DATA_INB的电压电平更高时，第一差分比较单元310可以将输出数据DATA_OUT驱动至逻辑高电平，并且当反相的输入数据DATA_INB的电压电平高于输入数据DATA_IN的电压电平时，可以将输出数据DATA_OUTA驱动至逻辑低电平。
[0037] 第二差分比较单元320可以将输入数据DATA_IN与反相的输入数据DATA_INB进行比较。当输入数据DATA_IN的电压电平高于反相的输入数据DATA_INB的电压电平时，第二差分比较单元320可以将反相的输出数据DATA_OUTB驱动至逻辑低电平，并且当反相的输入数据DATA_INB的电压电平高于输入数据DATA_IN的电压电平时，可以将反相的输出数据DATA_OUTB驱动至逻辑高电平。
[0038] 在图3中示出的启用信号ENB是用于启用/停用驱动器120的信号。当启用信号ENB处于逻辑低电平时，可以启用和操作驱动器120。
[0039] 图3示出了用于驱动输出数据DATA_OUT和DATA_OUTB的驱动器的示例，其设计修改对本领域技术人员是显而易见的。
[0040] 图4是示意性地说明图1所示的补偿器140的电路图。
[0041] 参照图4，补偿器140可以包括第三差分比较单元410和第四差分比较单元420。
[0042] 第三差分比较单元410可以将输出信号EQ_OUT与反相的输出信号EQ_OUTB进行比较。当反相的输出信号EQ_OUTB的电压电平高于输出信号EQ_OUT的电压电平时，第三差分比较单元410可以将输出数据DATA_OUT驱动至逻辑高电平，当输出信号EQ_OUT的电压电平高于反相的输出信号EQ_OUTB的电压电平时，可以驱动输出数据DATA_OUT至逻辑低电平。
[0043] 第四差分比较单元420可以将输出信号EQ_OUT与反相的输出信号EQ_OUTB进行比较。当反相的输出信号EQ_OUTB的电压电平高于输出信号EQ_OUT的电压电平时，第四差分比较单元420可以将反相的输出数据DATA_OUTB驱动至逻辑低电平，并且当输出信号EQ_OUT的电压电平高于反相的输出信号EQ_OUTB的电压电平时，可以将反相的输出数据DATA_OUTB驱动至逻辑高电平。
[0044] 在图4中示出的启用信号ENB是用于启用/停用补偿器140的信号。当启用信号ENB处于逻辑低电平时，补偿器可以被启用和操作。
[0045] 补偿器140的差分比较单元410和420可以被设计为具有比驱动器120的差分比较单元310和320更弱的驱动功率。例如，流经差分比较单元410和420的电流的量可以小于流经差分比较单元310和320的电流的量。
[0046] 图4示出了通过反相均衡器130的输出信号EQ_OUT和EQ_OUTB驱动输出数据DATA_OUT和DATA_OUTB的补偿器的示例，补偿器的设计修改对本领域技术人员是显而易见的。
[0047] 图5是示意性地说明图1所示的驱动器120和补偿器140的电路图。图5示出了驱动器120和补偿器140的组合。
[0048] 参照图5，驱动器120和补偿器140可以包括第五差分比较单元510和第六差分比较单元520。如图5所示，驱动器120和补偿器140可以并联地共享差分比较单元的结构。
[0049] 第五差分比较单元510可以将输入数据DATA_IN与反相的输入数据DATA_INB进行比较，以及将第二输出信号EQ_OUTB与输出信号EQ_OUT进行比较。当输入数据DATA_IN的电压电平高于反相的输入数据DATA_INB的电压电平时，或当第二输出信号EQ_OUTB的电压电平高于输出信号EQ_OUT的电压电平时，第五差分比较单元510可以将输出数据DATA_OUT驱动至逻辑高电平。由于驱动器120和补偿器140可以并联地共享差分比较单元的结构，在第五差分比较单元510中，用于将输入数据DATA_IN与反相的输入数据DATA_INB进行比较的部分可以对应于驱动器120，并且将反相的输出信号EQ_OUTB与输出信号EQ_OUT进行比较的部分可以对应于补偿器140。因为补偿器140的驱动功率小于驱动器120的驱动功率，接收反相的输出信号EQ_OUTB和输出信号EQ_OUT的晶体管的驱动功率可以被设计为小于接收输入数据DATA_IN和反相的输入数据DATA_INB的晶体管的驱动功率。
[0050] 第六差分比较单元520可以将输入数据DATA_IN与反相的输入数据DATA_INB进行比较，以及将第二输出信号EQ_OUTB与输出信号EQ_OUT进行比较。当输入数据DATA_IN的电压电平高于反相的输入数据DATA_INB的电压电平时，或当第二输出信号EQ_OUTB的电压电平高于输出信号EQ_OUT的电压电平时，第六差分比较单元520可以将反相的输出数据DATA_OUTB驱动至逻辑低电平。由于驱动器120和补偿器140可以并联地共享差分比较单元的结构，在第六差分比较单元520中，用于将输出数据DATA_IN与反相的输入数据DATA_INB进行比较的部分可以对应于驱动器120，用于将反相的输出信号EQ_OUTB与输出信号EQ_OUT进行比较的部分可以对应于补偿器140。因为补偿器140的驱动功率小于驱动器120的驱动功率，接收反相的输出信号EQ_OUTB和输出信号EQ_OUT的晶体管的驱动功率可以被设计为小于接收输入数据DATA_IN和反相的输入数据DATA_INB的晶体管的驱动功率。
[0051] 当驱动器120和补偿器140彼此结合并且形成图5所示的数据驱动电路时，能够防止电路占用的面积增大并且减少电流消耗。
[0052] 图6是说明不具有均衡器130和补偿器140的现有数据驱动电路的输入数据DATA_IN和DATA_INB以及输出数据DATA_OUT和DATA_OUTB的时序图。图7是说明图1所示的数据驱动电路的输入数据DATA_IN和DATA_INB以及输出数据DATA_OUT和DATA_OUTB的时序图。
[0053] 参照图6，输出数据DATA_OUT和DATA_OUTB在部分601中不具有合适的电压电平，在部分601中，输入数据DATA_IN和DATA_INB在重复相同的电平后转变。
[0054] 但是，参照图7，由于在例如时钟CLK的逻辑低电平的第一电平期间输出数据DATA_OUT和DATA_OUTB的摆动被均衡器130和补偿器140减小，输出数据DATA_OUT和DATA_OUTB的电压电平不会过度升高或降低并且输出数据DATA_OUT和DATA_OUTB总是具有合适的电压电平。并且，还可以看出，由于不总是执行补偿操作而只在时钟CLK的半周期期间执行补偿操作，由均衡器130和补偿器140的补偿操作产生的电流消耗量不大。
[0055] 根据本发明的实施例，能够设计避免由于数据超频、偏移和随机抖动造成的数据传输失败的数据驱动电路。
[0056] 虽然参照特定的实施例描述了本发明，应注意，本发明的实施例是描述性的，而非限制性的。另外，应注意，在不偏离由随附权利要求书限定的本发明的范围的情况下，本发明可以由本领域技术人员通过替换、修改和变型用各种方式来实现。
