[0001] 本发明关于一种同步装置及其同步方法。更具体而言，本发明关于一种用于一展频通信系统的同步装置及其同步方法。

[0002] 近年来，展频（Spread Spectrum,SS）技术已广泛地应用至各种无线通信系统之中。展频通信最主要的技术特点在于，传输信号所使用的射频频宽远大于数据的频宽。实务上，发射器会通过一拟乱码（Pseudo random Noise Code，PN Code）将传输的数据展开到一个很宽的频带上，而接收器会通过相同的拟乱码，将该传输的数据还原。通过上述操作，展频通信将具有良好的抗干扰、反窃听等特性，且在极恶劣的通道环境中仍有相当好的效能。

[0003] 在实现展频通信系统时，同步（Synchronization）是相当重要的步骤之一，其中拟乱码同步（PN Code Synchronization）更是建立展频通信的首要步骤。实现拟乱码同步的方式是调整接收机的拟乱码产生器，使其相位与接收到的拟乱码相位误差小于一码片（chip）。由于拟乱码具有良好的自相关特性，因此估计拟乱码相位误差可依相关器输出值大小判断。当拟乱码相位误差为零（即两拟乱码相位完全重合），则相关器输出信号最强，但若拟乱码相位误差超过一码片，则相关器输出为近似杂讯的信号。

[0004] 为了降低拟乱码同步的复杂度，拟乱码同步可分成两阶段，也就是拟乱码撷取（PN Code acquisition）以及拟乱码追踪（PN Code tracking）。拟乱码撷取是通过码相位搜寻找出正确的码相位，藉以控制拟乱码相位误差小于一码片（通常设为0.5码片）。对于拟乱码撷取阶段来说，码相位搜寻的效率是影响拟乱码同步的一大关键。

[0005] 有鉴于此，如何在拟乱码撷取阶段中有效率地进行码相位搜寻，确为本发明所属技术领域亟需解决的问题。

[0049] 本发明的内容可通过以下实施例来解释，但本发明的实施例并非用以限制本发明必须在如以下实施例中所述的任何特定的环境、应用或方式方能实施。因此，以下实施例的说明仅在于阐释本发明，而非用以限制本发明。在以下实施例及图式中，与本发明非直接相关的元件已省略而未绘示，而图式中各元件的间的尺寸比例的绘示仅为便于理解，而非用以限制为实际的实施比例。

[0050] 本发明的第一实施例用以阐述一种用于一接收器的同步装置，且图1为该同步装置的一结构示意图。如图1所示，接收器1包含一同步装置10，且同步装置10包含一码产生单元11、一相关单元13、一决策单元15及一同步单元17。相关单元13电性连接至码产生单元11，决策单元15电性连接至相关单元13，同步单元17电性连接至决策单元15。

[0051] 发射器9用以发射一信号90，而接收器1用以接收信号90，其中信号90可为任一种经过拟乱码展频后的展频信号。发射器9与接收器1可运作于任一种展频通信系统，例如采用直接序列展频（Direct Sequence-Spread Spectrum，DS-SS）的宽频分码多工存取(Wideband Code Division Multiple Access，WCDMA)通信系统、分码多工存取2000（Code Division Multiple Access2000，CDMA2000）通信系统等等。

[0052] 图2为对应至同步装置10所产生的拟乱码的码相位-频率箱的一示范图。如图2所示，每一列表示对应至同步装置10所产生的拟乱码的数个不同的码相位，例如所示的码相位P1、P2、P3、...、PM-1、PM。码相位的数量取决于拟乱码的码片数量。假设一拟乱码的码片数量为3个，例如包含C1、C2、C3，则对应至该拟乱码的码相位的数量即为3个，分别是「C1、C2、C3」、「C3、C1、C2」、「C2、C3、C1」。

[0053] 另一方面，每一行表示对应至同步装置10所产生的拟乱码的数个不同的码频率，例如所示的码频率F1、F2、F3、...、FN-1、FN。码频率的数量取决于接收器1可容忍的频率偏差程度。举例而言，假设发射器9产生信号90的震荡频率为500k赫兹（Hz），而接收器1可容忍的频率偏差程度为10kHz，则图2所示的码频率的范围为490kHz～510kHz。码频率的间隔可根据不同的需求而改变。举例而言，假设码频率的间隔为2kHz，则对应至码频率范围为490kHz～510kHz的码频率的数量为11个。

[0054] 同时地，码产生单元11用以根据一第一码相位序列，依序产生数个第一拟乱码20，并根据一与该第一码相位序列反向的第二码相位序列，依序产生数个第二拟乱码22。如图2所示，假设该第一码相位序列依序为P1、P2、P3、...、PM-1、PM，其中P1为最小码相位（或码相位差为零），而PM为最大码相位（或码相位差为最大），则该第二码相位序列即依序为PM、PM-1、...、P3、P2、P1。换言之，码产生单元11双向地在一码相位序列上从两端往彼此进行码相位搜寻，且每次同时产生一个第一拟乱码20与一个第二拟乱码22。

[0055] 于码产生单元11每产生一个第一拟乱码20与一个第二拟乱码22时，相关单元13用以针对第一拟乱码20、第二拟乱码22与信号90进行一相关计算。相关单元13可具有一主动相关结构或一被动相关结构。具主动相关结构的相关单元13与具被动相关结构的相关单元13对于该相关计算的结果是一致的。主动相关结构与被动相关结构的差异仅在于：主动相关结构的计算速度较慢但结构较简单，而被动相关结构的计算速度较快但结构较复杂。上述主动相关结构与被动相关结构可为本领域的技术人员所习知，于此不多赘述。决策单元15用以根据该等相关计算决定一码相位60（即对应至码相位误差最小的码相位），而同步单元17用以根据码相位60与信号90取得同步（即取得码相位撷取阶段的同步）。

[0056] 以下将分别以图3A与图3B作为二个范例，针对同步装置10的相关单元13与决策单元15的细部运作进行说明。图3A为相关单元13与决策单元15的一运作示范图，而图3B为相关单元13与决策单元15的另一运作示范图。

[0057] 如图3A所示，于码产生单元11每产生一个第一拟乱码20与一个第二拟乱码22时，相关单元13分别针对第一拟乱码20与信号90计算一第一相关值50，以及针对第二拟乱码22与信号90计算一第二相关值52。相关单元13可具有一主动相关结构或一被动相关结构。决策单元15用以根据该等第一相关值50与该等第二相关值52决定码相位60。基于拟乱码具有自相关性高的特性，决策单元15可比较该等第一相关值50与该等第二相关值52以找出一最大相关值，而对应至该最大相关值的拟乱码的码相位，就是码相位60。
最后，同步单元17用以根据码相位60与信号90取得同步（取得码相位撷取阶段的同步）。

[0058] 首先说明相关单元13仅包含前相关单元131且不包含后相关单元133的实施态样。在此实施态样中，前相关单元131针对第一拟乱码20与信号90所计算的各个第一相关值50以及针对第二拟乱码22与信号90所计算的各个第二相关值52都将采用全段计算。具体而言，于码产生单元11每产生一个第一拟乱码20与一个第二拟乱码22时，前相关单元131分别针对第一拟乱码20与信号90计算一第一相关值50，以及针对第二拟乱码22与信号90计算一第二相关值52。

[0059] 举例而言，假设第一拟乱码20包含码片C1、C2、C3、C4、C5、C6、C7、C8、C9与C10（以下简称「C1～C10」），第二拟乱码22包含码片C10、C1、C2、C3、C4、C5、C6、C7、C8与C9（以下简称「C10～C9」），信号90包含码片D1、D2、D3、D4、D5、D6、D7、D8、D9与D10（以下简称「D1～D10」），则前相关单元131会直接针对C1～C10与D1～D10计算出第一相关值50，并直接针对C10～C9与D1～D10计算出第二相关值52。

[0060] 接着说明相关单元13包含前相关单元131与后相关单元133的实施态样。在此实施态样中，前相关单元131针对第一拟乱码20与信号90所计算的各个第一相关值50以及针对第二拟乱码22与信号90所计算的各个第二相关值52都将采用分段计算。具体而言，于码产生单元11每产生一个第一拟乱码20与一个第二拟乱码22时，前相关单元131会针对第一拟乱码20的各个次拟乱码与信号90的相应次信号计算一第一前相关值40以及针对第二拟乱码22的各个次拟乱码与信号90的相应次信号计算一第二前相关值42；而后相关单元133根据该等第一前相关值40计算出第一相关值50以及根据该等第二前相关值42计算出第二相关值52。

[0061] 举例而言，假设第一拟乱码20包含码片C1～C10，第二拟乱码22包含码片C10～C9，信号90包含码片D1～D10。此时，以分两段为例，前相关单元131会分别针对第一拟乱码20的码片C1～C5（即次拟乱码）与信号90的码片D1～D5（即相应次信号）以及针对第一拟乱码20的码片C6～C10（即次拟乱码）与信号90的码片D6～D10（即相应次信号）计算一第一前相关值40，接着后相关单元133会根据该等第一前相关值40计算出第一相关值50。同理，前相关单元131会分别针对第二拟乱码22的码片C10～C4（即次拟乱码）与信号90的码片D1～D5（即相应次信号）以及针对第二拟乱码22的码片C5～C9（即次拟乱码）与信号90的码片D6～D10（即相应次信号）计算一第二前相关值42，接着后相关单元133会根据该等第二前相关值42计算出第二相关值52。上述分段计算的数量并非用以限制本发明，且可根据不同的需求改变。

[0062] 后相关单元133可为任一种后相关侦测器，例如但不限于：传统差分结合式（Conventional Differential Combination，CDC）后相关侦测器、一般型差分结合式（Generalized Differential Combination，GDC）后相关侦测器、或改良型差分结合式（Modified Generalized Differential Combination，MGDC）后相关侦测器等等。由于上述分段计算的细节可为本领域的技术人员所习知，于此不多赘述。

[0063] 如图3B所示，于码产生单元11每产生一个第一拟乱码20与一个第二拟乱码22时，相关单元13根据第一拟乱码20与第二拟乱码22计算一第三拟乱码（未绘示），以及针对该第三拟乱码与信号90计算一相关值54。相关单元13可具有一主动相关结构或一被动相关结构。该第三拟乱码可为第一拟乱码20所包含的各码片以及第二拟乱码22所包含的各码片相加而得。举例而言，假设第一拟乱码20包含码片C1、C2、C3，第二拟乱码22包含码片C4、C5、C6，则该第三拟乱码将包含码片C1+C4、C2+C5、C3+C6。换言之，相关单元13针对该第三拟乱码与信号90所计算的相关值54，可反映出二个码相位相加之和与信号90之间的相关性。

[0064] 于此范例中，决策单元15可包含一前决策单元151以及一后决策单元153。前决策单元151用以根据该等相关值54决定出二个码相位候选60a、60b。基于拟乱码具有自相关性高的特性，前决策单元151可比较该等相关值54以找出一最大相关值，进而决定对应至该最大相关值的拟乱码的二个码相位候选60a、60b。

[0065] 通过前决策单元151的运作，仅能得知二个码相位候选60a、60b其中之一是对应至码误差最小的码相位，但尚无法决定究竟是哪一个。因此，后决策单元153用以根据二码相位候选60a、60b决定出码相位60。具体而言，后决策单元153可比较对应至码相位候选60a的第一拟乱码20及对应至码相位候选60b的第二拟乱码22各自与信号90之间的相关值，并把对应至较大相关值的拟乱码的码相位决定为码相位60。在决定码相位60之后，同步单元17用以根据码相位60与信号90取得同步（取得码相位撷取阶段的同步）。

[0066] 首先说明相关单元13仅包含前相关单元131且不包含后相关单元133的实施态样。在此实施态样中，前相关单元131针对上述第三拟乱码与信号90所计算的各个相关值54将采用全段计算。具体而言，于码产生单元11每产生一个第一拟乱码20与一个第二拟乱码22时，前相关单元131将根据第一拟乱码20与第二拟乱码22计算一第三拟乱码，以及针对该第三拟乱码与信号90计算一相关值54。

[0067] 举例而言，假设第一拟乱码20包含码片C1～C10，第二拟乱码22包含码片C10～C9，信号90包含码片D1～D10，则前相关单元131会先计算出一第三拟乱码，且该第三拟乱码包含码片C1+C10、C2+C1、C3+C2、C4+C3、C5+C4、C6+C5、C7+C6、C8+C7、C9+C8与C10+C9（以下简称「E1～E10」）。接着，前相关单元131将直接针对E1～E10与D1～D10计算出相关值54。

[0068] 接着说明相关单元13包含前相关单元131与后相关单元133的实施态样。在此实施态样中，前相关单元131针对上述第三拟乱码与信号90所计算的各个相关值54将采用分段计算。具体而言，于码产生单元11每产生一个第一拟乱码20与一个第二拟乱码22时，前相关单元131将根据第一拟乱码20与第二拟乱码22计算一第三拟乱码，以及针对该第三拟乱码的各个次拟乱码与信号90的相应次信号计算一前相关值44；而后相关单元133根据该等前相关值44计算出相关值54。

[0069] 举例而言，假设第一拟乱码20包含码片C1～C10，第二拟乱码22包含码片C10～C9，对应至第一拟乱码20与第二拟乱码22的第三拟乱码包含码片E1～E10，信号90包含码片D1～D10。此时，以分两段为例，前相关单元131会分别针对E1～E5（即次拟乱码）与D1～D5（即相应次信号）以及针对E6～E10（即次拟乱码）与D6～D10（即相应次信号）计算一前相关值44，接着后相关单元133会根据该等前相关值44计算出相关值54。上述分段计算的数量并非用以限制本发明，且可根据不同的需求改变。

[0070] 后相关单元133可为任一种后相关侦测器，例如但不限于：传统差分结合式后相关侦测器、一般型差分结合式后相关侦测器、或改良型差分结合式后相关侦测器等等。由于上述分段计算的细节可为本领域的技术人员所习知，于此不多赘述。

[0071] 相较于图3A所示的决策单元15，图3B所示的决策单元15需额外根据二码相位候选60a、60b进行判断方可决定码相位60，故结构的复杂度约略增加。然而，相较于图3A所示的相关单元13，图3B所示的相关单元13不需针对第一拟乱码20与第二拟乱码22分别计算，故结构的复杂度可以减半。相较之下，图3B所示的同步装置10在结构上的复杂度远低于图3A所示的同步装置10。与传统的同步装置（采用单向码相位搜寻）相比，图3B所示的同步装置10仅微量修改决策单元15的结构，就可以加快码相位搜寻的速度；而图3A所示的同步装置10也仅适当修改相关单元13的结构，就可以加快码相位搜寻的速度。

[0072] 本发明的第二实施例用以阐述为一种用于一接收器的同步方法。该接收器接收一来自一发射器的信号。该发射器与该接收器可运作于一展频通信系统，且该信号为一展频信号。本实施例所述的接收器包含一同步装置，且该同步装置可包含一码产生单元、一相关单元、一决策单元与一同步单元。本实施例所述的接收器、同步装置、码产生单元、相关单元、决策单元与同步单元本质上可视为第一实施例中所述的接收器1、同步装置10、码产生单元11、相关单元13、决策单元15与同步单元17。本实施例所述的相关单元可具有一主动相关结构或一被动相关结构。

[0073] 图4为本实施例所述的同步方法的一流程图。如图4所示，该同步方法包含步骤S21、步骤S23、步骤S25及步骤S27，但该等步骤的排列顺序并非用以限制本发明。于步骤S21中，同时地，由该码产生单元根据一第一码相位序列，依序产生数个第一拟乱码，以及根据一与该第一码相位序列反向的第二码相位序列，依序产生数个第二拟乱码。于步骤S23中，于该码产生单元每产生一个第一拟乱码与一个第二拟乱码时，由该相关单元针对该第一拟乱码、该第二拟乱码与该信号进行一相关计算。于步骤S25中，由该决策单元根据该等相关计算决定一码相位。于步骤S27中，由该同步单元根据该码相位与该信号取得同步。

[0074] 于本实施例的一范例中，步骤S23可为下列步骤：于该码产生单元每产生一个第一拟乱码与一个第二拟乱码时，由该相关单元针对该第一拟乱码与该信号计算一第一相关值以及针对该第二拟乱码与该信号计算一第二相关值。此外，步骤S25可为下列步骤：由该决策单元根据该等第一相关值与该等第二相关值决定该码相位。

[0075] 于该范例中，若该相关单元更包含一前相关单元与一后相关单元，则步骤S23可为下列步骤：于该码产生单元每产生一个第一拟乱码与一个第二拟乱码时，由该前相关单元针对该第一拟乱码的各个次拟乱码与该信号的相应次信号计算一第一前相关值以及针对该第二拟乱码的各个次拟乱码与该信号的相应次信号计算一第二前相关值，且由该后相关单元根据该等第一前相关值计算该第一相关值以及根据该等第二前相关值计算该第二相关值。

[0076] 于本实施例的一范例中，步骤S23可为下列步骤：于该码产生单元每产生一个第一拟乱码与一个第二拟乱码时，由该相关单元根据该第一拟乱码与该第二拟乱码计算一第三拟乱码，以及针对该第三拟乱码与该信号计算一相关值。此外，步骤S25可为下列步骤：由该决策单元根据该等相关值决定该码相位。

[0077] 于该范例中，若该相关单元更包含一前相关单元与一后相关单元，则步骤S23可为下列步骤：于该码产生单元每产生一个第一拟乱码与一个第二拟乱码时，由该前相关单元根据该第一拟乱码与该第二拟乱码计算该第三拟乱码以及针对该第三拟乱码的各个次拟乱码与该信号的相应次信号计算一前相关值，且由该后相关单元根据该等前相关值计算该相关值。

[0078] 于本实施例的一范例中，若决策单元更包含一前决策单元与一后决策单元，步骤S25可为下列步骤：由该前决策单元根据该等相关值决定二码相位候选，并由该后决策单元根据该二码相位候选决定该码相位。

[0079] 除了上述步骤，本实施例所述的同步方法更可包含对应至第一实施例中的同步装置1所描述的所有操作的步骤及实现相对应的功能。由于本发明所属技术领域的技术人员可基于上述第一实施例的揭露内容而直接了解本实施例未揭露的步骤，于此不再赘述。

[0080] 综上所述，本发明提供了一种同步装置及同步方法。通过上述码产生单元、相关单元、决策单元及同步单元的运作，该同步装置及其同步方法将同时地由一第一顺序（从最小码相位往最大码相位）以及由一第二顺序（从最大码相位往最小码相位）针对码相位进行搜寻，以加速码相位撷取的速度。因此，相对于传统的单向码相位搜寻（采用上述第一顺序及第二顺序其中之一），本发明的双向码相位搜寻可有效地提升码相位的搜寻速度。

[0081] 另一方面，受到都卜勒频率偏移的影响及/或发射器与接收器之间的震荡频率误差的影响，接收器产生拟乱码的码频率与其接收到的信号的码频率之间将存有一码频率偏移，这使得接收器产生的拟乱码与其接收到的信号之间的码相位差，会随着时间而变动。举例而言，当接收器产生拟乱码的码频率大于其接收到的信号的码频率时，该拟乱码的码相位将超前该接收到的信号的码相位，这使得该拟乱码与该接收到的信号之间的码相位差随着时间逐渐减少。反之，当接收器产生拟乱码的码频率小于其接收到的信号的码频率时，该拟乱码的码相位将落后该接收到的信号的码相位，这使得该拟乱码与该接收到的信号之间的码相位差随着时间逐渐增加。

[0082] 在考虑接收器产生的拟乱码与其接收到的信号之间的码相位差随着时间而变动的情况下，传统的单向码相位搜寻有可能更快搜寻到正确的码相位（当搜寻的顺序与码相位差的变动同向），但也可能更慢搜寻到正确的码相位（当搜寻的顺序与码相位差的变动反向）。实务上，接收器产生的拟乱码与其接收到的信号之间的码相位差的变动方向是未知的，故传统的单向码相位搜寻的搜寻速度并不稳定。反观本发明，由于采用了双向码相位搜寻，故无论接收器产生的拟乱码与其接收到的信号之间的码相位差随着时间而变动的方向为何，皆可稳定地且快速地搜寻出正确的码相位。

[0083] 据此，本发明提供的同步装置及同步方法可快速且稳定地在拟乱码撷取阶段中进行码相位搜寻。换言之，本发明可在拟乱码撷取阶段中以更有效率的方式进行码相位搜寻。

[0084] 上述实施例所阐述的内容仅用以例举本发明的部分实施态样，以及阐释本发明的技术特征，而非用以限制本发明的实质保护范畴。因此，任何熟悉本技术领域的技术人员可轻易完成的改变或均等性的安排均属于本发明所主张的范围，且本发明的权利保护范围以权利要求书为准。