[0001] 本发明涉及开发工具领域，尤其涉及一种智能汇编开发工具。

[0002] 基于VLIW架构的处理器，尤其是DSP，能够以极高的精度稳定地执行各种数学运算，使之成为实时处理应用领域的理想解决方案。再加上其可编程性带来的灵活性和可扩展性，使VLIW技术在基带、通信、高分辨率影像、数字音频等众多应用领域中被广泛采用。

[0003] VLIW架构中有多个功能单元，每个功能单元均可单独执行一条指令，因此在一个机器周期中可以有多条指令同时执行，这就是指令级并行（ILP）。VLIW架构主要通过ILP来提升其计算性能。VLIW的ILP由软件来完成，因此软件决定了一个VLIW系统在运行时的真实性能。如何充分发掘出软件中的ILP，成为基于VLIW架构应用中的关键任务。

[0004] 发掘软件中的ILP，目前主要依赖VLIW的编译器来完成，因此能否设计出一款足够聪明的编译器，成为一项巨大的挑战。但由于应用场景千差万别，且从高级语言中很难获得足够的信息，所以VLIW编译器普遍显得不够智能，因此在一些关键处理中，不得不诉诸于手动汇编的方式，来进一步发掘出VLIW处理器的计算性能。

[0005] 相对于编译器，手动汇编优化后的程序，在执行效率上往往可以获得大幅的提升，有时甚至可以提升好几倍。然而，要开始手动编写VLIW汇编程序且不是一件容易的事情，它要求程序员不仅要深刻理解VLIW处理器的架构，还要对动辄数百条的汇编指令非常熟悉。而且，众所周知手动编写VLIW汇编程序是一项艰巨、耗时、且容易犯错的任务。此外，文本形式VLIW汇编程序的不直观，使得对它的维护也非常困难。因此，需要新的方法和装置来使VLIW汇编开发更加容易、高效、可维护和减少出错。