[0001] 本发明涉及一种电路结构，且特别是一种用于源极驱动电路的电路结构。

[0002] 随着电子显示技术的不断演进，各种薄型化的面板显示器已成为生活中主要的多媒体影像载体，例如薄膜晶体管液晶显示器(thinfilm transistor liquid crystal display，TFT-LCD)与有源矩阵有机发光二极管(active matrix organic light emitting diode，AMOLED)式显示器逐渐成为目前家庭、公司或各种应用场合常见的电子显示装置。

[0003] 为了使显示装置能够准确且实时播放影像信息，显示装置中的驱动电路至关重要。驱动电路用以将每一扫描线预先读入对应各扫描线的暂存缓冲器中，随即根据扫描时脉信号将各扫描线的信息依序加载各自的相素负载当中，由此产生稳定的显示效果。

[0004] 请参阅图1，图1示出了现有技术中源极驱动电路1的功能方块图。如图1所示，源极驱动电路1可一次对应多条扫描线(如LINE0～LINEx)的需求，对每一条扫描线而言，源极驱动电路1包含了样本缓存器(sample register)10、数据锁存电路(data latchcircuit)12、电压准位转换电路(或电压位准转换电路，voltage levelshifter)14、数字模拟转换器(digital-to-analog converter，DAC)16以及运算放大器(operational amplifier，OPAMP)18等依序串接的电子组件。

[0005] 其中，数据锁存电路12根据锁存控制信号LAT的控制，用以将预定播放的信号(如正向输入信号与反向输入信号D/DB)从样本缓存器10中读取出来，并且以电压信号的型态暂时将其锁存在数据锁存电路12中。

[0006] 接着，电压准位转换电路14用以将数据锁存电路12中锁存的电压信号的电压准位进一步提升，对应后续数字模拟转换器16以及运算放大器18所需的驱动电压输入范围，产生输出信号(如正向输出信号与反向输入信号OUT/OUTB)。

[0007] 请一并参阅图2。图2示出了现有技术中数据锁存电路12与电压准位转换电路14的电路示意图。如图2所示，分别设置的数据锁存电路12与电压准位转换电路14其电路结构较为复杂，数据锁存电路12需设置两个反向器的逻辑电路以实现锁存的效果，电压准位转换电路14也需要数个耐压晶体管开关元件。采用此种数据锁存电路12与电压准位转换电路14分别设置的电路结构其设置成本高、电路布局面积较大且数据传输效率受限。

[0008] 本发明提出了一种用于源极驱动电路的电路结构，其可作为结合数据锁存与电压准位转换两种功能的多功能电路结构，以解决上述问题。

[0038] 请参阅图3。图3示出了本发明的第一具体实施例的电路结构32与源极驱动电路3的示意图。源极驱动电路3可包含了样本缓存器30、电路结构32、数字模拟转换器34以及运算放大器36等依序串接的电子元件。

[0039] 如图3所示，本发明的电路结构32可耦接于源极驱动电路3中的样本缓存器30与数字模拟转换器34之间。

[0040] 电路结构32可根据控制实现数据锁存电路以及电压准位转换电路两种功能。作为数据锁存电路时，电路结构32可根据锁存控制信号LAT的控制，用以将预定播放的信号(如正向输入信号与反向输入信号D/DB)从样本缓存器30中读取出来，并且以电压信号的型态暂时锁存。

[0041] 作为数据锁存电路时，电路结构32可将锁存的电压信号的电压准位进一步提升，对应后续数字模拟转换器34以及运算放大器36所需的驱动电压输入范围，产生输出信号(如正向输出信号与反向输入信号OUT/OUTB)。

[0042] 举例来说，样本缓存器30采用的工作电压/接地电压一般约为1.8V/0V左右，而数字模拟转换器34以及运算放大器36所采用的工作电压/接地电压约为6V/3V或10V/3V左右，电路结构32所形成的电压准位转换功能便是用以克服这之间的电压差异。

[0043] 请一并参阅图4，图4示出了本发明的第一具体实施例中电路结构32的内部电路示意图。如图4所示，电路结构32包含多功能开关电路320以及控制模块322。

[0044] 多功能开关电路320与提升电压端Vpp以及系统接地端耦接。一般来说，提升电压端Vpp的电位大于系统高电压端Vdd(一般Vdd可为1.8V左右)，此处的提升电压端Vpp的电位对应数字模拟转换器34以及运算放大器36所采用的工作电压。多功能开关电路320具有正向输入端IN、反向输入端INB、正向输出端OUT以及反向输出端OUTB。

[0045] 如图4所示，多功能开关电路320包含第一开关模块3200、第二开关模块3202以及第三开关模块3204。

[0046] 第一开关模块3200包含第一晶体管开关SW1以及第二晶体管开关SW2。第一晶体管开关SW1耦接于该提升电压端Vpp与反向输出端OUTB之间，第一晶体管开关SW1的栅极耦接至正向输出端OUT。第二晶体管开关SW2耦接于提升电压端Vpp与正向输出端OUT之间，第二晶体管开关SW2的栅极耦接至该反向输出端OUTB。第一开关模块3200用以选择性地将该提升电压端Vpp耦接至正向输出端OUT或反向输出端OUTB。

[0047] 第二开关模块3202包含第三晶体管开关SW3以及第四晶体管开关SW4。第三晶体管开关SW3耦接于该反向输出端OUTB与系统接地端之间，第三晶体管开关SW3的栅极耦接至该正向输出端OUT。第四晶体管开关SW4耦接于该正向输出端OUT与系统接地端之间，第四晶体管开关SW4的栅极耦接至反向输出端OUTB。第二开关模块3202用以选择性地将系统接地端耦接至正向输出端OUT或反向输出端OUTB。

[0048] 该第三开关模块3204进一步包含第五晶体管开关SW5以及第六晶体管开关SW6。第五晶体管开关SW5耦接于反向输出端OUTB与系统接地端之间，第五晶体管开关SW5的栅极耦接至正向输入端IN。第六晶体管开关SW6耦接于正向输出端OUT与系统接地端之间，第六晶体管开关SW6栅极耦接至该反向输入端INB。第三开关模块受正向输入端IN以及反向输入端INB的控制，用以选择性地将正向输出端OUT或反向输出端OUTB耦接至系统接地端。

[0049] 在此实施例中，第一晶体管开关SW1与第二晶体管开关SW2可分别为P型场效应晶体管，而第三晶体管开关SW3、第四晶体管开关SW4、第五晶体管开关SW5以及第六晶体管开关SW6可分别为N型场效应晶体管，但本发明并不限于此。

[0050] 控制模块322耦接至正向输入端IN以及反向输入端INB。在此实施例中，控制模块322包含第一控制开关模块3220与第二控制开关模块3222，第一控制开关模块3220与第二控制开关模块3222分别耦接至第五晶体管开关SW5的栅极以及第六晶体管开关SW6的栅极，第一控制开关模块3220与该第二控制开关模块3222根据锁存控制信号LAT分别选择性地将正向输入信号D以及反向输入信号DB导通至正向输入端IN及反向输入端INB。

[0051] 在此实施例中，第一控制开关模块3220与第二控制开关模块3222分别包含一个晶体管开关元件，但本发明不限于此。在另一具体实施例中，第一控制开关模块3220与第二控制开关模块3222也可分别包含多个晶体管开关所形成的开关模块或为三态开关(tri-state switch)。

[0052] 在此实施例中，当锁存控制信号LAT开启时(在此实施例中为高电位时)，第一控制开关模块3220与第二控制开关模块3222各自导通。有此，控制模块322分别将正向输入信号D以及反向输入信号DB输入至正向输入端IN及反向输入端INB。

[0053] 此时，多功能开关电路320中的第一开关模块3200与第三开关模块3204构成电压准位转换电路。

[0054] 若正向输入端IN为高电压准位且反向输入端INB为低电压准位，则电压准位转换电路将提升电压端Vpp导通至正向输出端OUT以输出提升电压输出信号，并使反向输出端OUTB耦接至系统接地端。

[0055] 另一方面，若正向输入端IN为低电压准位且反向输入端INB为高电压准位时，则该电压准位转换电路将该正向输出端OUT耦接至系统接地端，并使提升电压端Vpp导通至反向输出端OUTB以输出提升电压输出信号。

[0056] 在此实施例中，电压准位转换电路为电压准位拉升电路，用以根据正向输入信号D以及反向输入信号DB，选择性地基于提升电压端Vpp的电压准位由该正向输出端OUT或该反向输出端OUTB输出该提升电压输出信号，一般来说，提升电压端Vpp的电压准位均大于原先该正向输入信号D或该反向输入信号DB所采用的电压准位。

[0057] 此外，当锁存控制信号LAT关闭时(在此实施例中为低电位时)，第一控制开关模块3220与第二控制开关模块3222各自关闭。有此，控制模块322根据锁存控制信号LAT使正向输入端IN与反向输入端INB空接。此时，第一开关模块3200与该第二开关模块3202构成数据锁存电路，使正向输出端OUT与反向输出端OUTB的电压准位保持稳定不变，由此，栓锁该正向输出端OUT与反向输出端OUTB的电压准位。

[0058] 在第一具体实施例中，控制模块通过控制多功能开关电路的正向输入端与反向输入端，使其与输入信号导通或是空接来切换电压准位转换与数据锁存功能，进而实现多功能整合电路的功效，但本发明并不限于此。在其它具体实施例中，控制模块322可不需要控制正向输入端IN与反向输入端INB与输入信号间的连接关系，而且直接实现类似上述空接时(即数据锁存功能)的效果。

[0059] 请参阅图5A以及图5B，图5A示出了本发明的第二具体实施例中电路结构52的内部电路示意图。图5B示出了本发明的第三具体实施例中电路结构52′的内部电路示意图。

[0060] 如图5A所示，电路结构52含多功能开关电路520以及控制模块。与第一具体实施例最大不同之处在于，控制模块包含第四开关模块522，且第四开关模块522耦接于第三开关模块5204与系统接地端之间。

[0061] 该第四开关模块522进一步包含第七晶体管开关SW7以及第八晶体管开关SW8。第七晶体管开关SW7耦接于第五晶体管开关SW5与系统接地端之间，第七晶体管开关SW7的栅极耦接至锁存控制信号LAT。第八晶体管开关SW8耦接于第六晶体管开关SW6与系统接地端之间，第八晶体管开关SW8的栅极耦接至锁存控制信号LAT。而第三开关模块5204的第三晶体管开关SW3以及第四晶体管开关SW4的栅极直接耦接至正向输入信号D与反向输入信号DB。

[0062] 控制模块根据锁存控制信号LAT选择性地导通或关闭第四开关模块522，藉此使正向输出端OUT与反向输出端OUTB可通过第三开关模块5204与第四开关模块522耦接至系统接地端或空接。藉有此，可分别实现电压准位转换功能与数据锁存功能。

[0063] 电路结构52的运行方式与其它内部组件与第一具体实施例大致相同，其运行原理与相互关系已于第一具体实施例中详细描述，故在此不另赘述。

[0064] 如图5B所示，电路结构52′含多功能开关电路520′以及控制模块。控制模块包含第四开关模块522′。与上文的第一及第二具体实施例最大不同之处在于，第四开关模块522′耦接于正向输出端OUT、反向输出端OUTB与第三开关模块5204′之间。

[0065] 控制模块根据锁存控制信号LAT选择性地导通或关闭第四开关模块522′，由此使正向输出端OUT与反向输出端OUTB可通过第三开关模块5204′与第四开关模块522′耦接至系统接地端或空接。有此，可分别实现电压准位转换功能与数据锁存功能。其它详细运行原理与相互关系请参阅第一具体实施例，在此不另赘述。

[0066] 综上所述，本发明的电路结构，其结构简单且至少整合了电压准位转换电路以及数据锁存电路两种功能，适合广泛用于各种源极驱动电路当中。

[0067] 通过以上优选具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所披露的优选具体实施例来对本发明的范围加以限制。相反地，其目的是希望能将各种改变及等同安排涵盖于本发明的权利要求的范围内。

[0068] 主要组件符号说明

[0069] 1、3：源极驱动电路 10、30：样本缓存器

[0070] 12：数据锁存电路 14：电压准位转换电路

[0071] 16、34：数字模拟转换器 18、36：运算放大器

[0072] 32、52：电路结构

[0073] 320、520、520′：多功能开关电路

[0074] 3200、5200、5200′：第一开关模块

[0075] 3202、5202、5202′：第二开关模块

[0076] 3204、5204、5204′：第三开关模块

[0077] 322：控制模块 522、522′：第四开关模块[0078] 3220：第一控制开关模块 3222：第二控制开关模块

[0079] OUT：正向输出端 OUTB：反向输出端

[0080] IN：正向输入端 INB：反向输入端

[0081] Vpp：提升电压端 LAT：锁存控制信号

[0082] SW1：第一晶体管开关 SW2：第二晶体管开关

[0083] SW3：第三晶体管开关 SW4：第四晶体管开关

[0084] SW5：第五晶体管开关 SW6：第六晶体管开关

[0085] SW7：第七晶体管开关 SW8：第八晶体管开关。