技术领域
本发明大体上涉及用以放大信号的方法及装置。在某些方面，其涉及在射 频(RF)或更高频工作的功率放大器及放大器系统。应用包括但不限于无线系 统、微波组件、功率放大器、CMOS放大器、驱动放大器、及便携式电子产品。
相关背景技术
功率放大器(PA)设计中的共同问题在于处理器件工艺(device technology) 的击穿电压限制。大多数功率放大的技术在装置的终端上产生的峰值电压为供 应电压的二至四倍。通常最好是调谐放大器以产生尽可能高的峰值电压，以改 善放大器的效率。不过，此峰值电压必须适当地保持在器件工艺的击穿电压限 制之下。这对于诸如击穿电压很低的CMOS之类的技术产生了一个问题。例如， 在无线手机中，供应电压名义上可为3.5V，且高效放大器的峰值电压可为至少 7.0V。-0.5μm CMOS工艺通常仅具有5.0V的击穿电压，使得此技术不适于 该应用。
当功率放大器被用以驱动天线或其他不受控制的负载阻抗时发生第二个 问题。在天线的情况中，PA可能经受变化的负载阻抗，其变化的系数多达10。 这会导致PA偏离其操作类别，并且产生明显高于根据计划的峰值电压。因此， 可能最好是使用一种器件工艺，其具有的击穿电压为大于供应电压的四至五 倍。
在此产业中已经采用数种技术以避免这些问题。已采用多重串联级来减小 穿过任一晶体管的电压。放大器也可与供应电压串联，以把电压摆幅分配通过 两组或多组晶体管。这些技术的任一个可解决第一个问题，但会遭遇负载容限 的第二个问题。一DC-DC转换器也可被用以控制供应电压。不过，这将对系 统的成本有重大的影响，并且也会遭遇第二问题。
推挽式D类放大器(push-pull class D amplifier)具有对于所有情况将电 压保持于供应电压或供应电压之下的优点。虽然这解决讨论的两个主要问题， 但它们在RF频率具有较差的DC对RF转换效率。这是因为每一次放大器切换 状态时两个装置的输出电容必须被放电。导致的功率损失2·π·F·Cout·(Vsw)2， 其中，F为切换频率，Cout为输出电容，且Vsw为在切换时通过开关的电压。此 功率损失与切换频率F成正比，且对于大多数商用的器件工艺来说在RF上这 样高的损失是不可接受。
在产生高效率时，保持低峰值电压优点的这种技术的一种变形是DE类放 大器。这首先是Zhokov及Kozyrev在1975年提出。其最广泛的用途是作为 DC转换器的整流器。基本的概念是经由控制两装置的切换工况(switching duty) 以改善D类推挽式放大器的效率。一般来说，在RF上推挽式放大器的功率损 失的最大来源，是在转变期间对装置的输出电容进行充电时消失的能量。图1a 显示推挽式放大器，其带有被绘制成具有寄生输出电容的理想开关形式的装 置。当底部开关从断开状态转变至导通状态时，其必定会释放出出现在其漏极 的最大供应电压。因为这些损失在每个周期中都会发生，由底部开关导致的全 部的功率损失是0.5·ω·Cn·(Vsup)2(其中，ω＝2·π·F，Cn是底部开关的寄生输 出电容，且Vsup是供应电压)。0.5·ω·Cn·(Vsup)2之类似的损失是发生在上部 开关的转变期间。从而，由两开关导致的全部的功率损失被表示为ω·(Cn+Cp) V2＝ω·Cout·(Vsup)2。在RF频率，这可以是功率及效率方面的显著损失。DE 类放大器可经由以独立的信号来切换装置并且产生两晶体管同步关闭的一段 时间而克服此问题。调谐的输出网络可被用以提供在开关打开之前使输出电容 放电所需要的电流。此操作的图被显示于图1b。可采用带有零斜率切换的零电 压的E类条件以实现高效率。在维持不大于供应电压的峰值电压时，可得到比 得上或优于先前讨论的技术之效率。再者，此电路可被设计成，即使在VSWR (电压驻波比)失配情况下，峰值电压也不会高于供应电压。为达成此优点付 出的代价包括较低的功率密度(较低的峰值电压的副作用)及较复杂的输入驱 动。在RF的大多数装置的低增益及系统的复杂性使得在RF频率实现DE类放 大器不切实际。
具体实施方式
图1c显示普通RF放大级的配置及相关的波型。施加的输入信号通过经调 谐的输入匹配网络102，该网络过滤施加的输入信号并调整相关的阻抗，以将 增益最佳化。晶体管101放大输入波型以产生一较大的输出信号。放大器100 可被设计成在线性区域中或在饱和区域中操作，以便产生高DC对RF转换效 率。在后一种情况中，在节点Vx的电压波型108将根据被用于此设计的操作 模式呈现各种特征。对于F类放大器，在节点Vx的电压波型108一般将近似 于为具有2·Vsup的峰值的正方形波信号。E类及其他调谐模式通常产生较高的 峰值电压。推挽式放大器将具有大体上等于供电电压Vsup的峰值电压。在推 挽式放大器中的输出信号通常具有50％的占空比(duty cycle)。放大器的操作 模式由元件103、104、105及106的设计决定。如图所示，偏压电感器103被 用以将供应电压Vsup从晶体管101隔离且使Vx的峰值电压可超过供应电压 Vsup。谐波匹配104被用以匹配谐波的阻抗或操作的频率。这主要是负责设定 放大器的操作模式。例如，F类放大器可能具有被设定为短路或零欧姆阻抗的 偶谐波，及被设定为开路阻抗或无限大欧姆阻抗的奇谐波。阻抗匹配105可将 被用于达到晶体管最佳性能的系统阻抗转换成负载阻抗RL107。低通滤波器 106可被用以过滤信号的谐波且通常是由操作类别或其结果要求的。在此类型 的放大器中，元件103-106操作以严密地过滤在Vout的输出波型109，使得 其接近具有50％占空比的正弦波。对于驱动许多输出级放大器，包括DE类级， 此类型的波型是不被期望的。
DE类级的示范操作被阐示在图2中，其显示电路200。如图所示，晶体管 201及202被配置成以类似于推挽式放大器进行操作。不过，通过在开启其他 级之前关闭各级，达成比标准推挽式D类放大器高的DC对RF转换效率。这 产生一段两装置均关闭的时间，使在共同节点的电压可在电流于装置中流动之 前完全放电。波型203及204表示通过晶体管201及202的电流。在所有其他 时间，装置被关闭。波型205显示在共同终端Vx之电压。调谐的负载网络206 之精心设计将确保各晶体管以通过其终端的零电流及电压开启。各晶体管可以 小于50％的非重叠占空比及以时序的精确控制而进行操作以达成DE类操作。 这可经由以数字方式产生的脉冲宽度调制信号驱动各晶体管而被达成。不过， 这对带有驱动输出级所需要的功率水平的RF频率是不实用的。DE类放大器通 常也仅在驱动级的效率不使整个放大器效率变差时是实用的。
图3显示电路300，其阐示DE类放大器如何可被配置成由变压器提供的 正弦波驱动信号来操作。在此，变压器301被用以隔离推挽式级的两晶体管之 DC电平。然后，晶体管被偏压在临界值或临界值之下，使得放大器具有小于 50％的占空比。此解决方法会产生数个问题。特别地，次临界值偏压将进一步 减小输出级装置的增益。导致在晶体管的栅极之波型也可能超过装置的某些击 穿要求，其将需要增加二极管或其他保护电路，而进一步地降低增益和增加复 杂性。
与此同一天申请且名称为“分布式多级放大器”的专利申请说明了一种用 于驱动推挽式放大器的电路及方法，其提供处于RF频率或RF频率之上的放大 器之有效的DE类操作。如在此说明，此一电路及方法可受惠于以高效率产生 具有可变的占空比之脉冲驱动波型的能力。
图4是根据本发明之一示范实施例显示一种能够产生脉冲驱动波型的电路 400。该电路能够产生具有足够功率及具有高DC对RF转换效率的驱动波型。 如图所示，驱动级401被配置成以类似于标准DE类放大器进行操作。晶体管 402及403是被连接在地及Vdd(恒定供应电压)之间。晶体管402及403是 以推挽式布局配置且被驱动以使得各晶体管在另一晶体管被开启之前是关闭 的。晶体管402及403的组合可被称为反相器。图4分别显示晶体管402及403 的电流波型405及406。
在标准的DE类放大器中，推挽式晶体管通常驱动一串联谐振电路，该电 路被设计成在两晶体管均为关闭状态的期间将输出电容放电。图4的电路相对 于输出匹配网络404可不同于标准的DE类放大器。在输出匹配网络404中， 上述此串联的组合可用包括与阻隔电容器Cblk串联的电感器的分流网络取代。 若电容器够大，其可作用为具有与在Vout看到的平均电压相等之电位的电压 供应并且适用于供应电感器电流。可增加额外的电容器C以提供进一步的设计 灵活性或是表现在负载中出现的任何输出电容。如图所示，输出匹配网络404 为了例如阻抗匹配的目的，也要考虑负载阻抗ZL。负载阻抗ZL可表示任何类 型的负载，即放大器电路可驱动例如晶体管、放大级、天线、输出调节电路等。 选择合适的输出匹配网络404的技术将在下面说明。
经由根据下面显示的方程式[2]选择OFF时间可得到期望的输出占空比 Ds。如在方程式[1]中说明，OFF时间可被选择为足够低，使得给定切换频率 ω＝2πF、输出电容Cout、及供应电压Vdd，晶体管可供应期望的峰值输出电流 Ipeak。如在下面显示的方程式[3]中说明，OFF时间可被选择为足够高，从 而在OFF时间期间有足够的时间让转变发生，使得在切换发生时转变已经完 成，从而达成脉冲放大器的高效率。给定输出电容Cout、及负载电阻R，方程 式[3]可被用以确定足够的OFF时间
占空比Ds及电感L可被选择，使得脉冲放大器400具有等于标准DE类 放大器之DC对RF转换效率。可对电感L、电容Cblk及/或C、及输出占空比 Ds进行选择，使得各晶体管将以穿过其终端的零电压且以电压变化是零斜率时 开启。如图4所示，出现在输出终端Vout的输出电压波型407是未过滤的且 保持接近正方形波的特性。在某些情况中，由于输出电容的充电时间，输出波 型可略似梯形，但对于驱动切换放大级可以是接近理想的。实际上，由于图4 是用于说明而未依比例绘制，转变可能比图4所示者更快。
负载网络组件的选择及晶体管的占空比取决于多少输出电容将被放电及 多少电流可被晶体管供应。一旦已经选择了OFF时间可使用上面显示的方 程式[4]来选择合适的电抗X。在图4显示的输出匹配网络404中，X是处在操 作频率的串联L-Cblk组合(可选择地包括分流电容C)的电抗。此电抗，即净 电感，可被用以从晶体管的输出电容引出电流以在两晶体管均关闭的期间将电 压放电。在某些情况中，电感的最佳值应该接近或等于值Cout·Vdd2/Ipeak2，其 中Cout包括晶体管的输出电容加上出现在负载网络的任何电容，Vdd是供应电 压，Ipeak是峰值输出电流。在缺少完整的分析检查时，性能可通过优化而提升。 应注意，由于合适的电抗X可以多种不同的方式获得，输出匹配网络404不限 定于所显示的电路元件的特定排列，而是可具有以串联及并联排列(包括各种 等效电路)的各种元件，包括电感器、电容器、及电阻器。被选择的输出匹配 网络的类型可适用于不过滤输出信号而有效地将晶体管的寄生电容放电，从而 导致脉冲输出电压波型407。
脉冲输出电压波型407可用于驱动放大器级，其要求具有50％占空比的正 方形波信号。不过，输出DE类级通常以大于或小于50％的占空比驱动信号。 通过小心选择输入信号的占空比，脉冲放大器400可达成此点。输入信号的占 空比可使用已知的放大器设计技术，并考虑上面的方程式[1]及[2]进行选择。这 些方程式是基于根据各级的峰值电流及占空比将电容器放电所需的能量。选择 占空比要考虑的一个方面是时间的数量，其中，各晶体管是位于OFF状态。 若此时间被选择为足够大，负载网络将以零电压、零电压斜率及/或零电流将 输出电容放电。要改变输出工作电压占空比Ds，其中一个晶体管的占空比可被 改变，同时将另一晶体管的占空比减小相同量，从而使OFF时间保持固定。 例如，PMOS晶体管的占空比可被增加以增加输出占空比Ds。当增加PMOS 晶体管的占空比时，NMOS晶体管的占空比可被减小，该减小的量与PMOS晶 体管的占空比被增加的量相同，从而使OFF时间保持固定。经由将OFF时 间保持在所选择的值不变，负载网络可用与推挽式晶体管的个别的占空比无 关的零电压、零电压斜率及/或零电流将输出电容放电，其可被改变以产生具有 期望的占空比的输出信号。
图5是阐示本发明的另一实施例，其中，电路500被操作以产生具有小于 50％的占空比之输出波型。如图所示，输入信号505驱动NMOS“挽式”晶体 管502且被选择以具有大于50％的占空比，且输入信号506驱动PMOS“推式” 晶体管503且被选择以具有小于50％的占空比。两晶体管都位于OFF状态的时 间可维持与标准DE类放大器相同。在输出负载网络504中的组件可被选择 以在OFF时间的期间适当地将输出电容放电。波型507及508分别显示在晶 体管502及503中的电流。波型509显示导致的输出电压具有小于50％的占空 比且具有锐转变的特征。
锐转变包括与切换周期Tsw相比快速发生的转变，该切换周期是切换频率 的倒数。例如，如果在Vout的电压从零转变到Vdd，转变可在一小段的切换周 期中发生，诸如少于5％的Tsw、少于2％的Tsw、或者少于1％的Tsw。不过， 转变的Tsw时间段仅是用于判断转变是否急剧的一个度量标准，且应当了解锐 转变的特征有不同的度量标准。若转变时间被使用作该度量标准，转变时间可 以任何适合的方式被测量，诸如信号从信号值变化的10％转变到90％所用的时 间量。即当在大致为切换周期Tsw的时间尺度上观察时，脉冲信号的波型看起 来具有梯形的形状或者方波的波型，该转变可为足够急剧。
图6阐示本发明的另一实施例，其中，电路600被操作以产生具有大于50％ 占空比的输出波型。如图所示，输入信号605驱动NMOS“挽式”晶体管602 且被选择以具有小于50％的占空比，且输入信号606驱动PMOS“推式”晶体 管503且被选择以具有大于50％的占空比。两晶体管都位于OFF状态的时间 可维持与标准DE类放大器相同。在输出负载网络604中的组件可被选择以在 OFF时间的期间适当地将输出电容放电。波型607及608分别显示在晶体管 602及603中的电流。波型609显示导致的输出电压具有大于50％的占空比且 具有锐转变的特征。
应注意输出网络504及604不同于输出网络404。特别地，负载阻抗ZL 已由串联的电阻器(RL)及电容器(CL)取代以接近CMOS器件的输入阻抗。 一额外的分流电容(未显示)也可出现以表示驱动放大器及/或负载的寄生电容。 这样更接近地表示了脉冲放大器被用作为驱动级时的情况。
图7显示图4-6中阐示的实施例的不同信号的波型。所示波型是NMOS 晶体管栅极电压VGN、PMOS晶体管栅极电压VGP、通过NMOS晶体管的漏 极电流Id_N、通过PMOS晶体管的漏极电流Id_P、以及电压Vout。图7中的 各行显示对准的波型以相对于彼此显示各种信号的时序。波型701阐示如图4 所示的电路400的各种信号，被操作以产生50％的输出占空比。波型702阐示 如图5说明的电路500的各种信号，被操作以产生小于50％的输出占空比。波 型703阐示如图6说明的电路600的各种信号，被操作以产生大于50％的输出 占空比。各电路400、500及600具有相同的OFF时间图7中显示的波型 阐示对于给定的OFF时间对于PMOS晶体管增加ON时间增加输出电压 Vout的占空比率。OFF时间可经由将NMOS晶体管的ON时间减少与PMOS 晶体管增加的ON时间相同的数量而保持恒定。以此方式增加PMOS晶体管的 ON时间将导致输出电压Vout的占空比增加，反之亦然。例如，波型702显示 PMOS晶体管的较小的ON时间，如同由在VGP波型中较小的波谷持续时间所 阐示，其导致输出电压的占空比较小。波型701及703显示PMOS晶体管的较 大的ON时间，导致输出电压的占空比较大。
图8阐示一示范的放大器电路800，并且说明两脉冲放大器802及803可 如何被配置以驱动输出DE类级801。如图所示，脉冲放大器802被配置以驱 动输出DE类级的NMOS“挽式”晶体管。输入信号1及2可被选择以使得脉 冲放大器802产生具有小于50％的占空比的输出波型804，且该占空比等于输 出级801所期望操作的期望占空比。如图8所示，输出负载网络809利用被选 择以确保DE类操作及产生过滤的输出波型810的组件耦合至输出DE类级801 的输出。脉冲放大器803被配置成驱动输出DE类级801的PMOS“推式”晶 管。输入信号3及4可被选择以使得脉冲放大器803产生具有大于50％的占空 比的输出波型805，且该占空比等于输出级801所期望操作的期望占空比。各 脉冲放大器具有负载网络806、807，包括DE类放大器中装置的固有寄生阻抗 (在图8中由与电阻器RL串联的电容器CL表示)、及具有旁路电容器的分 流电感器。旁路电容器可经由旁路电容器与真正的地连接而呈现虚接地给分流 电感器。不过，本发明并未被限定于该特殊布局或排列的负载网络的组件。负 载网络806及807可被设计成能进行驱动级晶体管的零电压零电流切换，以达 成整个放大器电路的高效率。
在此说明的实施例中，对于期望的输出占空比，可对脉冲放大器的输入脉 冲占空比进行选择以将效率最大化。例如，总OFF时间可被保持恒定，而输 入信号的占空比因此被调整以将效率最大化。在某些条件之下，使用在此说明 的技术可达成大于70％的效率，不过，由于达成的效率可能较高或较低，本发 明并未被限定于此方面。在某些实施过程中，效率可为至少50％，而某些实施 过程可达成大于80％或甚至90％的效率。如同在此使用者，效率指输入功率对 输出功率的比率。
图9是根据另一实施例显示被配置成进行差动作用的电路900。此电路解 决了，由于所显示的与负载网络404、504、604、806和807中的分流电感器 串联的大阻隔电容器的电容而产生的一个问题。这些电容器的电容通常必须足 够大，使得电容器的阻抗显著地小于电感器的阻抗，例如，远大于更小量的10 倍。不过，这一电容可能与半导体制造工艺有冲突。此困难可经由以差动的方 式实现完整的放大器电路而被克服。图9显示类似于图8的2级放大器电路的 电路900，但其被分成两半且以反相180°驱动。如图所示，电路900包括两 个2级DE类放大器901和902。放大器901包括两脉冲放大器驱动器903和 904，各具有单独的负载网络909和910，以及输出DE类级905。放大器902 包括两脉冲放大器906和907，各具有单独的负载网络911和912，以及输出 DE类级908。可对输入信号1-4进行选择以便驱动放大器903和904，使之分 别与图5及6中说明的操作一致。可对输入信号5-8进行选择，使之分别与输 入信号1-4相同，但是相位偏移180°。这可导致与放大器901相同、且与本 发明之前面说明的实施例一致的操作，但其中所产生的波型是与由放大器901 产生的波型反相180°。如图所示，来自放大器901和902的输出波型因而彼 此反相180°且可使用平衡-非平衡转换器(balun)915进行结合以单独产生 具有单个二级放大器功率两倍的输出信号。负载网络909及911可经由连接914 被耦合在一起。因为脉冲放大器904和907反相180°操作，连接914变成虚 接地。从而，在图4、5、及6的实施例中显示的旁路电容器可被去除。同样地， 负载网络910和912可经由连接913被耦合，产生虚接地并且去除另外的旁路 电容器。
如上所述，本申请案的技术和在名称为“分布式多级放大器”的在同一天 申请的专利申请案中说明的技术可有利地被彼此结合用以提供有效率的放大。 不过，因为本发明对此方面未作限制，这些技术不必一起被使用且可被分别利 用。
在此说明的某些技术是有关于在DE类操作模式中操作放大器。不过，在 某些情况下，足够高的效率可通过以接近DE类操作但非“真正”的DE类操 作的方式操作D类放大器而达成。例如，较小的电压及/或电流可在切换时出 现于晶体管的终端，但因而发生的功率损失为可接受的小。此种技术是在此揭 露范畴内。
已经如此说明本发明之至少一实施例的几个特征，应知可在本发明的精神 和范畴内进行各种改变、修改和改进。因此，上述的说明和附图仅作为例子。
