[0001] 本实用新型属于超结终端领域，特别是涉及一种高耐压超结终端结构。

[0002] 为了更有效的提高击穿电压，现有技术中在垂直双扩散金属氧化物半导体场效应管(VDMOS，Vert ica l Doub l e‑d iffused MOSFET)器件的结构基础上，提出了一种称为超级结的VDMOS器件，以得到一个高耐压低导通电阻的器件，从而被广泛应用于消费、工业以及汽车等领域的电子电路中。在实际应用中，对于超结VDMOS，当器件的耐压或者可靠性能未达到要求时往往会造成器件的失效，最终导致电路或电器的损毁。因此，在超结领域，耐压以及器件的可靠性已成为主要的关注点。由于超结器件的特殊结构，理论上其终端耐压低于元胞耐压，因此器件的击穿点会出现在终端区。因此，解决超结器件的耐压以及可靠性问题则主要需解决超结终端处耐压以及可靠性问题。

[0003] 图1和图2分别为现有的两种主流超结终端，其中，图1的超结类型终端结构具有两大主要缺点：一是第四P柱651形成的P截止环与JTE区621的距离较远；二是器件场强分布不合理，JTE区621的末端会出现击穿弱点。图2的超结类型终端具有三大主要缺点：一是N截止环区652无P柱，使该处离子未形成部分耗尽模式，耐压较低；二是N截止环区652的距离较远，导致终端面积较大；三是终端区无JTE区621和场板结构，导致终端表面峰值电场较高。因此，有必要对现有的超结类型终端结构进行改进。
实用新型内容

[0004] 针对上述现有技术的不足，本实用新型所要解决的技术问题是：提供一种高耐压超结终端结构。

[0005] 为解决上述技术问题，本实用新型提供如下技术方案：

[0006] 一种高耐压超结终端结构，其特征在于：包括衬底，所述衬底上依次设置有外延层、氧化层和介质层，所述外延层在横向上包括依次排列的过渡区、第一终端类型区和第二终端类型区；

[0007] 所述第一终端类型区的顶部形成有P掺杂的JTE区，所述JTE区的下端连接有多个第二P柱；

[0008] 所述第二终端类型区的顶部形成有N掺杂结构，所述N掺杂结构的一端与JTE区连接，所述N掺杂结构的下端连接有至少两个第三P柱。

[0009] 进一步的，所述过渡区的顶部形成有第一P掺杂区，所述第一P掺杂区的下端连接有至少一个第一P柱；

[0010] 所述JTE区中设置有第二P掺杂区，所述第二P掺杂区中设置有第三P掺杂区；所述第一终端类型区临近过渡区的位置处设置有多晶硅层，所述多晶硅层位于氧化层和介质层之间；

[0011] 所述介质层上设置有源极金属、栅极金属、第一浮空金属场板和第二浮空金属场板，所述源极金属与第一P掺杂区连接，所述栅极金属与多晶硅层连接，所述第一浮空金属场板与第三P掺杂区连接，所述第二浮空金属场板与N掺杂结构连接。

[0012] 进一步的，所述第二P掺杂区的掺杂浓度大于JTE区的掺杂浓度，所述第三P掺杂区的掺杂浓度大于第二P掺杂区的掺杂浓度。

[0013] 进一步的，所述外延层包括设置在衬底上的N型缓冲层以及设置在N型缓冲层上的N型漂移区，所述过渡区、第一终端类型区和第二终端类型区均设置在N型漂移区。进一步的，各个所述第三P柱的高度均相等，且所述第三P柱的高度小于或等于第一终端类型区中第二P柱的最小高度；和/或

[0014] 临近所述第一终端类型区的第三P柱的外侧面与第一终端类型区和第二终端类型区的分界面对齐。

[0015] 进一步的，所述N掺杂结构包括通过注入形成的条形的第一N掺杂区，所述第一N掺杂区的掺杂浓度大于外延层的掺杂浓度；所述第一N掺杂区的一端与JTE区连接。

[0016] 进一步的，所述N掺杂结构还包括设置在每一第三P柱上方的第二N掺杂区，所述第二N掺杂区的掺杂浓度小于第一N掺杂区的掺杂浓度；所述第二N掺杂区的下端与第三P柱连接，上端与氧化层连接。

[0017] 进一步的，所述N掺杂结构还包括设置在第一N掺杂区下方的第四P掺杂区，所述第三P柱的上端与第四P掺杂区连接。

[0018] 进一步的，所述N掺杂结构还包括设置在第一N掺杂区和第四P掺杂区之间的第三N掺杂区，所述第三N掺杂区的掺杂浓度小于第一N掺杂区的掺杂浓度。

[0019] 进一步的，所述N掺杂结构包括在外延层通过注入形成的条形的第五P掺杂区以及在第五P掺杂区上端通过沉积形成的N型掺杂类型多晶硅，所述N型掺杂类型多晶硅的掺杂浓度大于外延层的掺杂浓度；所述N型掺杂类型多晶硅的一端与JTE区连接；所述第三P柱的上端与第五P掺杂区连接。

[0020] 本实用新型中，通过在第二终端类型区设置N掺杂结构和第三P柱，可以形成与JTE区以及第三P柱相连的N截止环，并使高浓度N耗尽区宽度较低、低浓度N掺杂区离第三P柱距离较近，从而可以降低JTE区末端的电场峰值，使电场分布更加均匀合理，器件可靠性更高。同时还能提升JTE区末端的电场谷值，在降低电场峰值的条件下将JTE区末端的击穿薄弱点消除，使器件耐压得到提升。另外，采用上述结构不需要保证截止环与最后一个耐压环距离，因此可以将截止环位置向前移动，进而缩小终端区面积。

[0035] 以下通过特定的具体实例说明本实用新型的实施方式，以下实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

[0036] 实施例1

[0037] 请参阅图3，图3为本实用新型高耐压超结终端结构一实施例的结构示意图。本实施例的高耐压超结终端结构包括一种高耐压超结终端结构，包括衬底100，所述衬底100上从下至上依次设置有外延层200、氧化层300和介质层400，所述外延层200包括设置在衬底100上的N型缓冲层210以及设置在N型缓冲层210上的N型漂移区220。所述N型漂移区220在横向上包括从左至右依次排列的过渡区610、第一终端类型区620和第二终端类型区630。即第一终端类型区620为位于图3中两条虚线之间的区域，过渡区610位于第一终端类型区620的左边，第二终端类型区630位于第一终端类型区620的右边。

[0038] 所述过渡区610的顶部形成有第一P掺杂区611，所述第一P掺杂区611的下端连接有至少一个第一P柱612。所述过渡区610上方的介质层400上设置有源极金属613，所述过渡区610的上方对应源极金属613的位置处开设有穿过介质层400和氧化层300并露出第一P掺杂区611的第一接触孔614，所述源极金属613的下端伸入第一接触孔614中并与第一P掺杂区611连接。

[0039] 所述第一终端类型区620的顶部形成有P掺杂的JTE区621(Junct i on Terminat i on Extens i on，结终端扩展)，所述JTE区621的下端连接有多个第二P柱622。所述JTE区621的下端呈下凸的弧形，从而使得各个第二P柱622的高度不完全相同。所述JTE区621中设置有第二P掺杂区623，所述第二P掺杂区623的掺杂浓度大于JTE区621的掺杂浓度；第二P掺杂区623的掺杂浓度可以和第一P掺杂区611的掺杂浓度相同。

[0040] 所述第二P掺杂区623中设置有第三P掺杂区624，所述第三P掺杂区624的掺杂浓度大于第二P掺杂区623的掺杂浓度；所述第三P掺杂区624的掺杂浓度一般比第二P掺杂区623的掺杂浓度大两个数量级。所述第一终端类型区620上方的介质层400上设置有栅极金属625，所述第一终端类型区620的上方对应栅极金属625的位置处开设有穿过介质层400并露出多晶硅层500的第二接触孔626，所述栅极金属625的下端伸入第二接触孔626中并与多晶硅层500连接。

[0041] 所述第一终端类型区620临近过渡区610的位置处设置有多晶硅层500，所述多晶硅层500位于氧化层300和介质层400之间。所述多晶硅层500上方的介质层400上设置有第一浮空金属场板627，所述第一终端类型区620的上方对应第一浮空金属场板627的位置处开设有穿过介质层400和氧化层300并露出第三P掺杂区624的第三接触孔628，所述第一浮空金属场板627的下端伸入第三接触孔628中并与第三P掺杂区624连接。

[0042] 所述第二终端类型区630的顶部形成有N掺杂结构，所述N掺杂结构的左端与JTE区621连接，所述N掺杂结构与JTE区621的连接面即为第一终端类型区620和第二终端类型区
630的分界面。所述N掺杂结构的下端连接有两个第三P柱637，当然，所述N掺杂结构的下端也可以连接多于两个第三P柱637。其中，最左侧的第三P柱637(即临近所述第一终端类型区
620的第三P柱637)的左侧面与第一终端类型区620和第二终端类型区630的分界面对齐。各个所述第三P柱637的高度一般均相等，且所述第三P柱637的高度均小于或等于第一终端类型区620中第二P柱622的最小高度。

[0043] 所述第二终端类型区630上方的介质层400上设置有第二浮空金属场板638，所述第二终端类型区630的上方对应第二浮空金属场板638的位置处开设有穿过介质层400和氧化层300并露出N掺杂结构的第四接触孔639，所述第二浮空金属场板638的下端伸入第四接触孔639中并与N掺杂结构连接。

[0044] 本实施例中，所述N掺杂结构包括通过注入形成的条形的第一N掺杂区631，所述第一N掺杂区631的左端与JTE区621连接，所述第三P柱637与第一N掺杂区631的下端连接。所述第一N掺杂区631的掺杂浓度一般远大于N型漂移区220的掺杂浓度；例如，所述第一N掺杂‑3 ‑3区631的掺杂浓度可以为1e17cm ～1e18cm 。

[0045] 本实施例中，通过设置与JTE区621相连的第一N掺杂区631，以及在第一N掺杂区631下方设置低于第一终端类型区620中第二P柱622高度的第三P柱637，可以形成与JTE区
621以及第三P柱637相连的N截止环。由于第一N掺杂区631的掺杂浓度远大于N型漂移区220的掺杂浓度，N截止环末端从左到右会形成浓度由低到高渐变掺杂的N区，最终导致高浓度N耗尽区宽度较低、低浓度N掺杂区离最左侧的第三P柱637(即临近第一终端类型区620的第三P柱637)距离较近，从而可以降低最左侧的第三P柱637处(即JTE区621末端)的电场峰值，并使峰值位置向前(即向第一终端类型区620)移动，使电场分布更加均匀合理，器件可靠性更高。同时还能提升最左侧的第三P柱637处的电场谷值，使电场和距离积分面积变大，最终在降低电场峰值的条件下将JTE区621末端的击穿薄弱点消除，使器件耐压得到提升。另外，采用上述结构不需要保证截止环与最后一个耐压环距离，因此可以将截止环位置向前移动，进而缩小终端区面积。

[0046] 请参阅图4、图5，图4和图5中电离率线越聚集的位置电离率越大，圆圈所示即为电离率的峰值区域，从图4和图5的比较可知，采用本实施例的优化结构后，将电离率的峰值点(即JTE区621末端的击穿薄弱点)向第一终端类型区620进行了前移。请参阅图6，图6中的虚线表示现有技术的高耐压超结终端结构的电场分布，实线表示本实施例的高耐压超结终端结构的电场分布，通过比较也可以明显看出，采用本实施例的优化结构后，电场的分布更加均匀合理。请参阅图7，图7中的虚线表示现有技术的高耐压超结终端结构的耐压曲线，实线表示本实施例的高耐压超结终端结构的耐压曲线，通过比较可以明显看出，采用本实施例的优化结构后，器件的耐压性能得到了提升。

[0047] 实施例2

[0048] 请参阅图8，图8为本实用新型高耐压超结终端结构另一实施例中第二终端类型区630的结构示意图。本实施例与实施例1的区别仅在于N掺杂结构的结构不同，本实施例在实施例1的基础上，还在第一N掺杂区631中对应每一第三P柱637的正上方设置一第二N掺杂区
632，所述第二N掺杂区632的掺杂浓度小于第一N掺杂区631的掺杂浓度；例如，所述第二N掺‑3 ‑3
杂区632的掺杂浓度可以为1e15cm ～1e16cm 。所述第二N掺杂区632的下端与第三P柱637连接，所述第二N掺杂区632的上端可以与氧化层300连接。

[0049] 本实施例中，通过在第一N掺杂区631中设置与第三P柱637连接的掺杂较低的第二N掺杂区632，可以更加方便地对最左侧的第三P柱637处的电场进行调节。

[0050] 实施例3

[0051] 请参阅图9，图9为本实用新型高耐压超结终端结构又一实施例中第二终端类型区630的结构示意图。本实施例与实施例1的区别仅在于N掺杂结构的结构不同，本实施例的N掺杂结构包括第一N掺杂区631以及设置在第一N掺杂区631下方的第四P掺杂区634，所述第三P柱637的上端与第四P掺杂区634连接。

[0052] 本实施例中，通过在第一N掺杂区631下方设置P掺杂的第四P掺杂区634，也可以更加方便地对最左侧的第三P柱637处的电场进行调节。

[0053] 实施例4

[0054] 请参阅图10，图10为本实用新型高耐压超结终端结构又一实施例中第二终端类型区630的结构示意图。本实施例与实施例3的区别仅在于N掺杂结构的结构不同，本实施例在实施例3的基础上，还在第一N掺杂区631和第四P掺杂区634之间设置第三N掺杂区633，所述第三N掺杂区633的掺杂浓度小于第一N掺杂区631的掺杂浓度。例如，所述第三N掺杂区633‑3 ‑3的掺杂浓度可以为1e15cm ～1e16cm 。

[0055] 本实施例中，通过设置第三N掺杂区633，可以进一步增大最左侧的第三P柱637处的电场调节范围。

[0056] 实施例5

[0057] 请参阅图11，图11为本实用新型高耐压超结终端结构又一实施例中第二终端类型区630的结构示意图。本实施例与实施例1的区别仅在于N掺杂结构的结构不同，本实施例的N掺杂结构包括在N型漂移区220通过注入形成的条形的第五P掺杂区635以及在第五P掺杂区635上端通过沉积形成的N型掺杂类型多晶硅636，所述N型掺杂类型多晶硅636的掺杂浓度一般远大于N型漂移区220的掺杂浓度。例如，所述N型掺杂类型多晶硅636的掺杂浓度可‑3 ‑3以为1e17cm ～1e18cm 。所述N型掺杂类型多晶硅636的一端与JTE区621连接；所述第三P柱637的上端与第五P掺杂区635连接。

[0058] 由于N型掺杂类型多晶硅636是通过沉积形成而非通过注入形成，因此，本实施例提供了另一种形成N掺杂结构的工艺，从而可以采用不同的工艺形成N掺杂结构。

[0059] 以上实施例仅表达了本实用新型的优选的实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。