[0001] 本实用新型属于功率半导体技术领域，具体涉及一种具有可变栅极电阻超结MOSFET的版图结构。

[0002] 功率半导体器件作为开关器件通常用于电源开关、电机控制等领域，能够实现高效的功率转换。在功率电路中，功率MOSFET作为开关器件，属于多子器件，其开关功耗相对
较小，而通态功耗则比较高，要降低通态功耗，就必须减小导通电阻Ron。传统平面式高压
MOSFET具有单位芯片面积高的漏源导通电阻，并伴随相对较高的漏源电阻。使用高单位密
度和大管芯尺寸可实现较低的Ron值，但同时伴随高栅极和输出电荷，这会增加开关损耗和
成本。因此，具有内建横向电场的高压功率超结MOSFET结构应运而生，它能提供更低的Ron，
同时具有更少的栅极和输出电荷，有助于在任意给定频率下保持更高的功率。基于超结技
术的功率MOSFET已然成为高压开关转换器领域的业界规范。

[0003] MOS管是现代电子设备中广泛使用的一种器件，其在功率放大、开关等方面具有很高的应用价值。在MOS管的工作过程中，栅极电阻是一个非常关键的因素，它直接影响着MOS
管的性能和稳定性。栅极电阻太大，开关速度会显著降低；如果栅极电阻太小，那么快速的
导通和关断会造成非常大的瞬态电压变化率dv/dt和电流变化率di/dt的突变，形成过高的
电压和电流尖峰，导致强烈的电磁干扰问题；而且，栅极电阻过小也会导致MOS管的损耗和
热量增加，影响其寿命和可靠性。同样，在超结MOSFET产品中，栅极电阻对MOS管性能和可靠
性至关重要，必须根据具体应用的参数非常仔细地选择和优化。然而，如图1所示，常规超结
MOSFET版图中栅极总线300(gate bus)上的金属和栅极压焊点100(gate PAD)上的金属是
连在一起的，通过metal‑metal走线，栅极压焊点100与外部栅极驱动电路连接，集成电阻RI
消失，此时总栅极电阻Rg只与多晶硅栅的电阻Rp和栅极金属电阻Rm有关；但当芯片框架设计
好后，Rp和Rm都是一个定值，得到的栅极电阻也是一个不能改变的值，无法满足产品在部分
领域的应用，因此，有必要提出一种有效改变栅极电阻超结MOSFET的版图结构以解决上述
问题。

[0029] 名词解释：

[0030] gate PAD：即栅极压焊点，在芯片栅极钝化层上开窗口，封装时在其上焊接金属，与管脚相连，引出gate点位；具有连接外部电路和内部晶体管的功能，同时还具有保护MOS
管，传输信号和提供反馈，影响电路性能和可靠性的作用。

[0031] Gate bus：即栅极总线，为了降低多晶硅栅极串联电阻，通常用多晶硅及金属将栅极点位引到离gate PAD较远处，一般位于芯片有源区外围一圈，外围1圈的栅极跑道汇总成
为栅极总线。

[0032] Gate finger：即栅指，为了降低多晶硅栅极串联电阻，通常用多晶硅及金属将栅极点位引到离gate PAD较远处的有源区，形成叉指状的一种结构。

[0033] 以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

[0034] 一种有效改变栅极电阻超结MOSFET的版图结构的制备方法，包括以下步骤:

[0035] 步骤1：设计满足产品需求特性的合适栅极电阻Rg数值；

[0036] 步骤2：结合封装需求估算芯片面积大小和宽长比；

[0037] 步骤3：定义各版图层图形的形状，尺寸以及不同工艺层的相对位置；

[0038] 步骤4：根据版图计算栅极电阻Rg电阻的大小，布局金属连线和栅极压焊点(gatePAD)下可变的接触孔间距X；

[0039] 步骤5：最终得到设计的栅极电阻Rg和版图布局；

[0040] 如图2所示，本实用新型提供的一种具有可变栅极电阻超结MOSFET的版图结构，包括栅极压焊点100、元胞区200、栅极总线300、终端区400、源极压焊点500和栅指600，所述终
端区400位于所述元胞区200的外围，所述栅极压焊点100、源极压焊点500和栅指600分布于
所述元胞区200内，所述栅极总线300和所述栅极压焊点100之间的金属连线断开，且所述栅
极总线300上的接触孔与所述栅极压焊点100上的接触孔之间存在可变的间距X，所述间距X
通过下式获得：

[0041] X＝RI*W/Rsq(2)

[0042] 其中，RI为集成电阻，W为栅极压焊点下N+源区的纵向长度，Rsq为方块电阻。

[0043] 可选地，所述栅指600上的接触孔为孔形，其他区域的接触孔为条形。

[0044] 可选地，所述栅极总线300中的金属宽度为10‑17um。

[0045] 可选地，所述栅指600的数量为1条以上。

[0046] 上述实施例中，在有源区中间设计1条或多条栅指(gate finger)，有源区会被分割成多个部分，使超结MOSFET的电流分布更加均匀。

[0047] 可选地，所述超结MOSFET的结构为多层EPI结构。

[0048] 实施例1

[0049] 以650V、25A的超结MOSFET产品为例，芯片长度L＝5195um,宽度W1＝3961um,在有源区设计1条栅指(gate finger),有源区poly层y方向长度为3651um，Xtop＝Xbottom＝
4831.2um，Xmiddle为4411.2um，栅极总线上的接触孔与栅极压焊点的接触孔之间的间距X为
192um，栅极压焊点gate PAD下N+源区7的纵向长度W为354um。

[0050] 在本实施例中，栅极的注入剂量(gate imp)为6.5E15cm2，方块电阻Rsq为19.7Ω/□。栅极压焊点gate PAD上NSRC Layer极性选择clear，栅极总线(gate bus)和栅极压焊点
(gate PAD)之间的金属连线断开A距离，如图2所示，在有源区中间设计1条栅指(gate 
finger)。根据公式(2)计算所得集成电阻RI为＝10.68Ω；根据公式(1)计算所得Rp为1.62
Ω,Rm通过金属模型提取出来电阻为1.94Ω，总Rg为14.24Ω。由数据计算可以看出RI在总Rg
占比很大，超结MOSFET作为开关器件，Rg参数太大会显著降低开关速度，因此，一种可任意
调整栅极电阻的产品在应用中显得尤其重要。此时，在本实施例中，需求650V、25A的总栅极
电阻Rg在6.5Ω，在不改变芯片面积和宽长的情况下，Rm和Rp是定值，通过公式(2)反推计算
RI为2.94Ω。在公式(2)中只改变gatePAD下N+源区的间距，言外之意，将栅极总线(gate 
bus)上接触孔与栅极压焊点(gatePAD)上接触孔隔开52.8um间距即可。

[0051] 实施例2

[0052] 实施例2与实施例1的差别在于：在有源区可以设计2条栅指gate finger，根据公式(1)计算所得多晶硅栅电阻Rp为0.73Ω，Rm通过金属模型提取出来电阻为1.94Ω，需求
650V、25A的总栅极电阻Rg在6.5Ω，在不改变芯片面积和宽长的情况下，Rm和Rp是定值，通过
公式(2)反推计算RI为3.83Ω，此时，将栅极总线(gate bus)上接触孔与栅极压焊点(gate 
PAD)上接触孔隔开68.8um间距即可。

[0053] 由上述实施例可知，在有源区增加栅指，Rp会减小。

[0054] 实施例3

[0055] 实施例3与实施例1的差别在于：栅极离子注入gate imp的注入剂量为0时，方块电阻Rsp为46.0Ω/□，根据公式(1)计算所得多晶硅栅电阻Rp为0.73Ω，Rm通过金属模型提取
出来电阻为1.94Ω，需求650V、25A的总栅极电阻Rg在6.5Ω，在不改变芯片面积和宽长的情
况下，Rm和Rp是定值，通过公式(2)反推计算RI为3.83Ω，此时，将栅极总线(gate bus)上接
触孔与栅极压焊点(gate PAD)上接触孔隔开29.4um间距即可。

[0056] 本实用新型在原版图基本框架不变的情况下，通过计算所需栅极电阻Rg来布局金属连线和接触孔，提高MOS管性能和可靠性。

[0057] 在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位
或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或
元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限
制。

[0058] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特
点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表
述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以
在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域
的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进
行结合和组合。

[0059] 以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保
护范围之内。