技术领域 本发明涉及一种闪存(Flash Memory)，特别是一种虚拟NOR型 闪存于行动电话、计算机、个人数字助理、手持式计算机等的电子设 备或信息处理装置。 背景技术 就闪存(Flash Memory)的结构而言，一般可分成分成NOR与 NAND两大结构，其技术特色有些差异，分别说明如下。 NOR型闪存：又称为程序转换型闪存，这是由英特尔(Intel)所 发展的结构，写入速度慢，读取速度较快，而且可在单位区块(Block) 上进行指令程序的读取/写入，其特性为高电压、较长的抹除时间以及 较大量的抹除区块。此类型产品大都应用在程序指令的储存与读取/写 入以及PC记忆卡。然而其具有成本以及容量的问题。 NAND型闪存：又称为数据存取型闪存，由日本东芝(Toshiba) 所发展的结构，读写数据速度较慢，但具有较小记忆面积(Memory Cell)，在相同密度下，成本较NOR Type Flash低。适用于更高容量 的产品开发及大量储存装置上，可用以替代磁盘驱动器在可携式市场 的地位，或做为消费性电子产品数据储存用。 目前许多使用NOR型闪存的结构如图1所示，为习知使用NOR型 闪存的方块图，其存储器结构主要包括NOR型闪存10以及静态随机存 储器20，其中NOR型闪存用以储存程序或数据，而静态随机存储器20 则用作程序执行时的高速缓存。NOR型闪存10以及静态随机存储器20 通过通过总线40与系统电路存储器接口30相接，系统电路存储器接口 30为NOR型闪存接口，用以根据时脉中的读取周期、写入周期以及移 除周期进行读取操作、写入操作以及以移除操作。 在这种存储器为了要符合需求高储存容量的要求，仅能采用更多 的NOR型闪存以增加记忆容量。主要是其本身容量限制的关系。 在目前随身数字产品不断推陈出新，功能也日新月异，不断的增 加，因此在受限于其体积的条件下，其储存的空间短时间内无法得到 一个较佳的解决方式。主要是因为需要较高储存容量的存储器以储存 程序代码，又必须同时符合低成本与小面积的要求，因此，一种存储 器可以同时具有NOR型闪存的数据存取速度以及NAND型闪存储存容 量的优点，对于手持式或携带式电子信息产品而言，实为一亟待解决 的技术课题。 发明内容 鉴于以上的问题，本发明的主要目的在于提供一种虚拟NOR型闪 存，藉以同时解决上述NOR型闪存与NAND型闪存所存在的问题，并 同时具有NOR型闪存与NAND型闪存的优点。 本发明所揭示的虚拟NOR型闪存，主要是利用一NOR型闪存接口 电路作为与系统传递数据的接口，而存储器的储存核心则采用NAND 型闪存，并以静态随机存储器作为高速缓存。由于目前许多的系统设 计均仅能与NOR型闪存做沟通，因此，在系统本身的限制下，可以通 过原本的NOR型闪存接口与本发明所揭示的虚拟NOR型闪存沟通传递 数据。之所以称为虚拟，是因为系统与存储器以NOR型闪存接口作为 数据沟通的依据，而实际上程序与数据储存在NAND型闪存中。通过 此设计，可以兼顾NOR型闪存与NAND型闪存的优点，解决目前手持 式信息装置或电子式装置储存容量无法提升的问题。 根据本发明所揭示的NOR型闪存的概念，借助于一快取控制电路 作为数据转换的接口，亦即，与系统进行数据沟通与传递的接口为NOR 型闪存接口。首先通过NOR型闪存接口接收一第一数据存取命令，接 着通过快取控制电路将第一数据存取命令转换成第二数据存取命令， 使得第二数据存取命令可通过静态随机存储器接口以对静态随机存储 器进行数据存取(读取/写入/移除)的操作，或通过NAND型闪存接口 对NAND型闪存进行数据存取(读取/写入/移除)的操作。数据存取命 令中在不同的时脉周期中，分别有读取(read)、写入(write)以及 移除(erase)的命令。当在读取周期时，快取控制电路将会执行一快 取功能，以检查所要读取的数据是否在静态随机存储器中，若数据不 存在，则进行一数据撷取的命令并取代高速缓存中的hit page。在写入 以及移除周期时，快取控制电路则将第一写入命令/第一移除命令转换 成可控制NAND型高速缓存的第二写入命令/第二移除命令。 因此，为达上述目的，本发明所揭示的虚拟NOR型闪存，包括有 一静态随机存储器，用以作为高速缓存；一NAND型闪存，用以储存 一程序与数据；以及一快取控制电路，通过一NOR型闪存接口与外部 系统进行数据传递与沟通，并与该静态随机存储器以及该NAND型闪 存相接，用以将一时脉周期中的一第一读取命令转换成一第二读取命 令，以读取储存于该静态随机存储器中快取数据，将一第一写入命令 转换成一第二写入命令，以将数据写入该NAND型闪存中，将一第一 移除命令转换成一第二移除命令，以将数据自该NAND型闪存中移除。 其中，快取控制电路更执行一管理高速缓存操作以及一预载高速 缓存操作，其中该管理高速缓存操作用以根据该NAND型闪存中所执 行的程序以决定高速缓存所需的容量，该预载高速缓存操作则根据该 管理高速缓存操作所决定的高速缓存容量在该静态随机存储器预载一 区域作为高速缓存。 通过本发明所揭示的接口控制电路，使得在目前的行动装置、手 持式电子装置上将存储器的主要结构由NAND型闪存来取代，在目前 的限制下，提供较高的记忆容量，且不需要增加存储器芯片的面积以 及成本。 有关本发明的特征与实施，兹配合附图作最佳实施例详细说明如 下。 附图说明 图1为习知使用NOR型闪存的方块图； 图2为本发明所揭示的虚拟NOR型闪存的方块图；以及 图3为本发明所揭示的虚拟NOR型闪存中的快取控制电路的方块 图。 图中符号说明 10 NOR型闪存 20 静态随机存储器 30 系统电路存储器接口 40 总线 50 NAND型闪存 60 快取控制电路 61 接口转换电路 62 快取管理电路 63 静态随机存储器接口 64 NAND闪存接口 70 NOR型闪存接口 具体实施方式 本发明主要在揭示一种快取控制电路，用以将与NOR型闪存兼容 的数据存取控制时脉中的第一数据存取命令(读取/写入/移除)转换 成可控制NAND型闪存与静态随机存储器的第二数据存取命令，此转 换机制通过一快取控制电路完成。 关于本发明所揭示的虚拟NOR型闪存，请参考图2，为本发明所 揭示的虚拟NOR型闪存的方块图，包括有一NAND型闪存50，一静态 随机存储器20，一快取控制电路60，以及一NOR型闪存接口70。 快取控制电路60中电路方块图请参考图3，包括有一接口转换电 路61、一快取管理电路62、一静态随机存储器接口63以及一NAND闪 存接口64。以下的说明请同时参考图2与图3。 首先通过NOR型闪存接口70接收一第一数据存取命令，接着通过 快取控制电路60将第一数据存取命令转换成第二数据存取命令，使得 第二数据存取命令可通过静态随机存储器接口63以对静态随机存储器 20进行数据存取(读取/写入/移除)的操作，或通过NAND型闪存接口 64对NAND型闪存50进行数据存取(读取/写入/移除)的操作。数据存 取命令中在不同的时脉周期中，分别有读取(read)、写入(write) 以及移除(erase)的命令。当在读取周期时，快取控制电路60将会执 行一快取功能，以检查所要读取的数据是否在静态随机存储器20中， 若数据不存在，则进行hold the data available command and replace the c ache memory to the hit page。在写入以及移除周期时，快取控制电路 则将第一写入命令/第一移除命令转换成可控制NAND型高速缓存的第 二写入命令/第二移除命令。 使用本发明所揭示的存储器的其数据存取速度必须要与NOR型闪 存相近，通过软件的协助，使得高速缓存(cache memory)的hit rate 可以提升到100％，以避免数据的遗失。 快取控制电路60中的快取管理电路62分别为管理高速缓存操作以 及预载高速缓存操作。管理高速缓存操作用以根据NAND型闪存中所 执行的程序以决定高速缓存所需的容量，而预载高速缓存操作则根据 管理高速缓存操作所决定的高速缓存容量在静态随机存储器20载一区 域作为高速缓存。藉以缩短数据存取的时间，并且提供无遗失(no- miss)的快取管理(cache management)。 本发明并非直接将接口控制电路直接连接于NAND型闪存以及系 统电路存储器接口之间。直接连接将有一个问题发生，因为快取管理 不允许数据遗失，如果有存取数据遗失的状况，将造成系统当机。因 此配合本发明所揭示的存储器结构，提出一程序管理软件。在程序研 发人员将程序撰写完成后，再将程序编译成最后的执行文件的前，通 过程序管理软件将程序做扫瞄以及重整(pre-arrangement)。在重整 操作中，用以确认远程跳跃(far-jump)的指令以及相对的地址。因 为在汇编语言的程序代码中，远程跳跃的指令容易使系统发生当机的 状况，也容易在本发明的存储器结构中发生数据遗失的状况。因此， 在编成执行档之前，先行将程序代码重新整理，通过插入一预载 (pre-load)命令于快取控制电路中，在原先的指令执行前，以要求 pre-load指令码，即可避免数据遗失的情形。 在存储器的功用中，一般将静态随机存储器用作高速缓存。本发 明同样以静态随机存储器作为高速缓存。由于不同的程序，可能需要 不同的高速缓存大小，因此，快取管理电路62将根据求规划高速缓存 大小的功能。 系统以NOR型闪存接口与本发明所揭示的存储器结构作数据的传 递与沟通，亦即读取(read)、写入(write)与移除(erase)三种操 作将通过NOR型闪存接口与本发明所揭示存储器结构来完成，以下分 别说明如何达成这三种操作。 通过快取控制电路60中的快取管理电路62执行预载高速缓存操 作，所有的数据将预先预载于随机存储器63中，因此当时脉讯号中的 读取周期到来时，接口转换电路会将第一读取命令转换成与静态随机 存储器20兼容的第二读取命令，快取控制电路60将根据此读取周期将 储存于高速缓存中的数据加载系统中，其读取速度将比NOR型闪存 快。这是因为，NOR型闪存的存取速度大约在55ns左右，因此后级的 数据读取速度必须要比55ns快，才不会有数据遗失的情形发生。通过 本发明所揭示的结构，其读取速度大约在35ns左右。因此，可以符合 这个要求。 在进行写入与读取操作时，快取管理电路62进入闲置模式，详细 过程说明如下。 当时脉位于写入的周期时，接口转换电路61会将第一写入命令转 换成与NAND型闪存64兼容的第二写入命令，接着快取管理电路62将 数据先写入静态随机存储器20中的高速缓存，当快取管理电路62进入 闲置模式后，再将数据写入NAND型闪存64中。 同样的，当时脉位于移除的周期时，接口转换电路61将会将第一 移除命令转换成与NAND型闪存64兼容的第二移除命令，再清除前将 先移除高速缓存中的数据，当快取管理电路62进入闲置模式(idle mode)后再清除储存于NAND型闪存64中的数据。 当新的程序执行时，快取指针(cache pointer)会在原来的值上 增加1。通过快取管理的功能，指针将会永远指在最适合的地址。 通过本发明所揭示的接口控制电路，使得在目前的行动装置、手 持式电子装置上将存储器的主要结构由NAND型闪存来取代，在目前 的限制下，提供较高的记忆容量，且不需要增加存储器芯片的面积以 及成本。 虽然本发明以前述的较佳实施例揭示如上，然其并非用以限定本 发明，任何熟习本领域技术者，在不脱离本发明的精神和范围内，当 可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书和 权利要求书范围所界定者为准。