技术领域
[0001] 本发明涉及时序检测技术领域，尤其涉及一种时序校准环路、控制方法和数模转换器。
相关背景技术
[0002] 数模转换器（Digital to Analog Converters, DAC）是将离散数字信号转换为连续模拟信号的元器件，在通信、卫星、雷达、电子对抗、航空航天、仪器仪表等领域有着广泛的应用场景。随着现代社会对信息容量的要求日益增加，数模转换器对数据传输速率的要求也更高。
[0003] 随着数据信号速率的不断提高，相邻时钟间隔越来越小，在进行数据信号合成时，数据信号的跳变沿可能发生偏斜和抖动，容易造成采样亚稳态和数据顺序混乱的问题。现有技术一般通过增加大量的触发器或锁存器来扩大时序约束范围。这会使得电路延迟增加，进而恶化了时钟传输的质量。因此，现有技术对时序调整的效果较差。
具体实施方式
[0047] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0048] 需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0049] 本发明实施例提供了一种时序校准环路。图1为本发明实施例所提供的一种时序校准环路的结构示意图。参考图1，时序校准环路包括：至少两个输入模块1、时钟生成模块4、至少两个采样模块2、调节模块5和输出模块3。时钟生成模块4用于生成分频信号和至少两个不同相位的时钟信号。输入模块1与时钟生成模块4连接，输入模块1用于接收初始数据信号，并根据分频信号同步各初始数据信号，生成第一数据信号。采样模块2与输入模块1和时钟生成模块4连接，用于根据第一数据信号和时钟信号，输出至少两个不同相位的第二数据信号。调节模块5与时钟生成模块4连接，用于根据分频信号生成第一测试信号；并根据第一测试信号和时钟信号生成至少两个不同相位的第二测试信号；并根据第二测试信号控制分频信号的时序移动，生成时序移动后的分频信号。其中，第一测试信号的相位由分频信号的相位确定，第二测试信号的相位由时钟信号的相位确定。时序移动后的分频信号用于同步第一数据信号，并通过采样模块2输出至少两个不同相位的同步后的第二数据信号。输出模块3与采样模块2和时钟生成模块4连接，用于将至少两个同步后的第二数据信号合成为一个输出信号。
[0050] 其中，时钟生成模块4通过向输入模块1输入分频信号，分频信号可以为2分频信号，可将各个输入模块1所传输的初始数据信号的跳变沿打拍对齐，并生成第一数据信号，相当于各个第一数据信号的相位相同。第一数据信号经过采样模块2，由不同相位的时钟信号进行采样，生成不同相位的第二数据信号。其中，不同相位的时钟信号由时钟生成模块4所提供。第二数据信号输入输出模块3后，时钟生成模块4可以向输出模块3提供时钟脉冲信号，通过时钟脉冲信号可对第二数据信号重新采样并合成为一个输出信号。输出信号的速率与第二数据信号的数量有关，示例性地，当输出模块3输入4个第二数据信号时，输出信号为4倍速率的输出信号。通过这种设置方式，实现了高速率输出信号的输出。
[0051] 因第一数据信号的跳变沿可能发生偏斜和抖动，在时钟信号对第一数据信号进行采样时，所选取的信号可能并非为目标时序内的第一数据信号，而是上一个时序或下一个时序中的第一数据信号。若将该第一数据信号由采样模块2采样并输出第二测试信号，在进行输出信号的合成时，容易导致采样亚稳态和数据顺序混乱的问题。因此，需要对第一测试信号的时序位置与时钟信号的相对时序位置进行判断，当第一测试信号与时钟信号的相对时序位置错误时，可通过调整分频信号的时序移动，从而调整第一数据信号的时序，由于时钟信号时序不变，则第一数据信号与时钟信号的相对时序关系得到调整。
[0052] 具体的，调节模块5接收时钟生成模块4所发出的分频信号，根据此分频信号可生成与第一数据信号的相位相同的第一测试信号，示例性地，第一测试信号可以为慢速信号，从而保证第一测试信号获取的准确性。时钟生成模块4在向采样模块2输入时钟信号的同时，也将相同的时钟信号输入调节模块5中，调节模块5根据时钟信号对第一测试信号采样生成具有不同相位的第二测试信号。因第二测试信号和第二数据信号均为相同的时钟信号所采样生成，因此，第二测试信号的相位可用于反映第二数据信号的相位，调节模块5利用第二测试信号的相位数据即可判断第一数据信号与时钟信号的相对时序关系是否存在异常。示例性地，当第一数据信号与时钟信号的相对时序关系存在异常时，可根据第二数据信号生成控制信号并控制分频信号的时序移动，通过时序移动后的分频信号从而得到正确时序的第一数据信号，并通过采样模块2输出同步后的第二数据信号。输出模块3将至少两个同步后的第二数据信号合成为一个输出信号并输出。
[0053] 本发明实施例所提供的技术方案，通过设置调节模块5，可将第一测试信号采样生成具有不同相位的多个第二测试信号，从而判断第一数据信号与时钟信号的相对时序位置关系。当相对时序位置关系错误时，通过控制信号控制分频信号的时序移动，从而得到第一数据信号与时钟信号正确的相对时序位置关系。本发明实施例无需改变原有的时序约束条件，通过对第一测试信号的实时采样和对第二测试信号的实时检测，并进行反馈调节，即可实现对第一数据信号的时序校准。因此，本发明的时序调节无需改变原有的时序约束条件，不会导致电路延迟的增加，使电路具有较高的时钟传输的质量，具有较好的调节效果。
[0054] 图2为本发明实施例所提供的另一种时序校准环路的结构示意图。参考图2，在上述各实施例的基础上，可选地，调节模块包括：输入单元51，至少两个第一采样单元52、至少一个第二采样单元53和控制单元54。输入单元51与时钟生成模块4连接，用于传输第一测试信号；第一测试信号的相位与第一数据信号的相位相同。第一采样单元52与输入单元51和时钟生成模块4连接，用于根据第一测试信号和时钟信号输出至少两个不同相位的第二测试信号；至少两个第二测试信号的相位分别与至少两个第二数据信号的相位一一对应。第二采样单元53与第一采样单元52连接，用于根据第二测试信号生成判断信号。控制单元54与第二采样单元53连接，用于根据判断信号生成控制信号，控制时钟生成模块4进行分频信号的时序调节。
[0055] 其中，图2示例性地示出了4个输入模块1、4个采样模块2、4个第一采样单元52和2个第二采样单元53的时序校准环路的结构，时钟生成模块4可输出0°时钟信号、90°时钟信号、180°时钟信号和270°时钟信号。通过时钟生成模块4向输入模块1和输入单元51输入分频信号，可得到相同相位的第一数据信号A、第一数据信号B、第一数据信号C、第一数据信号D和第一测试信号Q。采样模块2、第一采样单元52和第二采样单元53可以为D触发器，D触发器根据第一数据信号A和0°时钟信号采样获得对齐到0°时钟边沿的第二数据信号a，根据第一数据信号B和90°时钟信号采样获得对齐到90°时钟边沿的第二数据信号b，根据第一数据信号C和180°时钟信号采样获得对齐到180°时钟边沿的第二数据信号c，根据第一数据信号D和270°时钟信号采样获得对齐到270°时钟边沿的第二数据信号d。还可根据第一测试信号Q和不同的时钟信号获得对齐到0°时钟边沿的第二测试信号q1，对齐到90°时钟边沿的第二测试信号q2，对齐到180°时钟边沿的第二测试信号q3，对齐到270°时钟边沿的第二测试信号q4。
[0056] 因此，第二测试信号q1与第二数据信号a的相位相同，第二测试信号q1可用于反映第二数据信号a的相位；第二测试信号q2与第二数据信号b的相位相同，第二测试信号q2可用于反映第二数据信号b的相位；第二测试信号q3与第二数据信号c的相位相同，第二测试信号q3可用于反映第二数据信号c的相位；第二测试信号q4与第二数据信号d的相位相同，第二测试信号q4可用于反映第二数据信号d的相位。通过对各个第二测试信号的检测与判断，即可实现对各个第二数据信号的时序检测。
[0057] 图3为本发明实施例所提供的一种时序检测的波形图，图4为本发明实施例所提供的另一种时序检测的波形图。结合图2‑图4，可选地，以时钟生成模块4输出0°时钟信号和180°时钟信号为例进行说明，参考图3，第一测试信号Q的跳变沿不在0°时钟信号和180°时钟信号之间，第一采样单元52在0°时钟信号CK_0的第一个上升沿采样第一测试信号Q并生成第二测试信号q1，第二测试信号q1反转为高电平；第一采样单元52在180°时钟信号CK_
180的第一个上升沿采样第一测试信号Q并生成第二测试信号q3，第二测试信号q3反转为高电平。因第二测试信号q1先反转为高电平，第二测试信号q3再反转为高电平，因此，用第二测试信号q3对第二测试信号q1进行采样生成的判断信号LOCK1为高电平。
[0058] 参考图4，第一测试信号Q的跳变沿在0°时钟信号和180°时钟信号之间，0°时钟信号CK_0的第一个上升沿因第一测试信号Q为低电平而无法被采样，第一采样单元52在0°时钟信号CK_0的第二个上升沿采样第一测试信号Q并生成第二测试信号q1，第二测试信号q1反转为高电平；第一采样单元52在180°时钟信号CK_180的第一个上升沿采样第一测试信号Q并生成第二测试信号q3，第二测试信号q3反转为高电平。因第二测试信号q3先反转为高电平，第二测试信号q1再反转为高电平，因此，用第二测试信号q3对第二测试信号q1进行采样生成的判断信号LOCK1为低电平。
[0059] 本发明实施例还可以通过判断信号LOCK0反映第一测试信号Q的跳变沿与90°时钟信号CK_90和270°时钟信号CK_270的相对时序关系。结合判断信号LOCK0以及判断信号LOCK1的输出，可以得到第一数据信号Q的跳变沿相对于时钟信号的相对时序位置：当LOCK1为0，LOCK0为1时，第一数据信号的跳变沿在CK_0 CK_90相邻上升沿之间；当LOCK1为0，~LOCK0为0时，第一数据信号的跳变沿在CK_90 CK_180相邻上升沿之间；当LOCK1为1，LOCK0~
为0时，第一数据信号的跳变沿在CK_180 CK_270相邻上升沿之间；当LOCK1为1，LOCK0为1~
时，第一数据信号的跳变沿在CK_270 CK_0相邻上升沿之间。控制单元54可根据判断信号生~
成控制信号，控制时钟生成模块4进行分频信号的时序调节，以重新进行第一数据信号A、第一数据信号B、第一数据信号C、第一数据信号D和第一测试信号Q的时序校准，最终保证第一数据信号的跳变沿位于CK_270 CK_0相邻上升沿之间。进而保证时钟对第一数据信号进行~
采样时，所选取的信号为目标时序内的第一数据信号。
[0060] 继续参考图2，在上述各实施例的基础上，可选地，控制单元54包括：有限状态机541，有限状态机541连接于第二采样单元53和时钟生成模块4之间，用于根据判断信号生成控制信号。
[0061] 其中，有限状态机541 (finite‑state machine, FSM)可根据判断信号生成控制信号，控制分频信号的时序前移、后移或不移动。
[0062] 具体的，判断信号LOCK0可用于反映第一测试信号Q的跳变沿是否位于90°时钟信号CK_90和270°时钟信号CK_270的相邻采样沿之间，判断信号LOCK1可用于反映第一测试信号Q的跳变沿是否位于0°时钟信号CK_0和180°时钟信号CK_180的相邻采样沿之间。在有限状态机541中根据判断信号LOCK0和判断信号LOCK1更新控制信号。由于控制信号控制分频信号的时序，因此控制信号更新可以使得分频信号时序前移、分频信号时序后移或分频信号时序不变。其中，时序不变即时序锁定。
[0063] 示例性地，当判断信号LOCK0为高电平，判断信号LOCK1为低电平时，控制信号将控制分频信号时序前移；当判断信号LOCK0为低电平，判断信号LOCK01为低电平时，控制信号将控制分频信号时序后移；当判断信号LOCK0为低电平，判断信号LOCK1为高电平时，控制信号将控制分频信号时序后移；当判断信号LOCK0为高电平，判断信号LOCK1为高电平时，控制信号不变，分频信号时序锁定。
[0064] 图5为本发明实施例所提供的又一种时序校准环路的结构示意图。参考图5，在上述各实施例的基础上，可选地，时钟生成模块包括：分频单元41、相位插值单元42、相位延迟单元43和脉冲触发单元44。分频单元41用于生成分频信号；相位插值单元42与分频单元41和控制单元54连接，用于根据控制信号，进行分频信号的时序调节；相位延迟单元43与采样模块2连接，用于生成至少两个不同相位的时钟信号；脉冲触发单元44与输出模块3连接，用于向输出模块3提供时钟脉冲信号。
[0065] 其中，分频单元41用于将时钟生成模块的输入信号转换为分频信号，分频单元41可以为二分频单元。分频信号通过相位插值单元42输入输入模块1和输入单元51中，控制信号可控制相位插值单元42进行分频信号的时序移动，相位插值单元42可以为加法器。
[0066] 示例性地，调节分频信号时序的控制信号PI为四位信号，相位插值单元42将通过将上一时刻的控制信号与根据判断信号LOCK0、判断信号LOCK1生成的四位信号来更新下一时刻的控制信号。具体参考如下公式：
[0067] PI（n）= PI（n‑1）+ADD；
[0068] 其中，PI（n‑1）为上一时刻相位插值单元42输出的控制信号，ADD为根据判断信号LOCK0和判断信号LOCK1生成的四位信号，PI（n）为当前时刻分频信号的时序调节信号。
[0069] 示例性地，当需要控制分频信号时序前移时，ADD为0001；当需要控制分频信号时序后移时，ADD为1111；当需要控制分频信号时序锁定时，ADD为0000。
[0070] 在完成分频信号的时序调节后，第一数据信号与时钟信号的相对时序位置关系正确，采样输出正确的第二数据信号并输入输出模块3中，输出模块3根据脉冲触发单元44所提供的时钟脉冲信号，合成为一个输出信号。
[0071] 继续参考图5，在上述各实施例的基础上，可选地，输入模块1、输出模块3和输入单元51包括：多路复用器；输出模块3根据时钟脉冲信号，将至少两个第二数据信号合成为一个输出信号。
[0072] 其中，多路复用器可以从多个输入信号中选择一个或多个信号进行输出的电路器件。示例性地，输入模块1、输入单元51可以为两路复用器，输出模块3可以为四路复用器。当输出模块3包括第二数据信号a、第二数据信号b、第二数据信号c和第二数据信号d的4个输入信号时，脉冲触发单元44向输出模块3提供4个互不交叠的时钟脉冲信号，通过4个时钟脉冲信号对第二数据信号a、第二数据信号b、第二数据信号c和第二数据信号d的采样，可合成为一路4倍速率的输出信号。
[0073] 本发明实施例还提供了一种时序校准环路的控制方法。应用于本发明任意实施例所提供的时序校准环路，具备与上述任意实施例所提供的时序校准环路的有益效果。图6为本发明实施例所提供的一种时序校准环路的控制方法的流程图。参考图6，该方法包括：
[0074] S110、将第一测试信号转换为至少两个具有不同相位的第二测试信号。
[0075] 其中，第一测试信号与第一数据信号的相位相同，每个第二测试信号均对应一个同相位的第二数据信号。因此，通过对第二测试信号的时序检测，即可判断第一数据信号与时钟信号的相对时序关系是否存在异常。
[0076] S120、根据第二测试信号生成控制信号，控制分频信号的时序移动。
[0077] 其中，当第一测试信号的跳变沿与多相位时钟信号采样沿的相对时序关系存在异常时，将体现在第二测试信号的时序中，通过控制信号可控制分频信号的时序移动，使第一数据信号跳变沿调整为正确的时序，从而保证第二数据信号的采样正确。
[0078] 本发明实施例所提供的技术方案，通过对第二测试信号的相位检测，即可判断第一数据信号跳变沿与多相位时钟信号采样沿的相对时序位置关系。当时序位置错误时，通过控制分频信号的时序移动，从而得到正确时序的第一数据信号。本发明实施例无需改变原有的时序约束条件，通过对第一测试信号的实时采样和对第二测试信号的实时检测，并进行反馈调节，即可实现对第一数据信号的时序校准。因此，本发明所提供的时序调节方法无需改变原有的时序约束条件，不会导致电路延迟的增加，使电路具有较高的时钟传输的质量，具有较好的调节效果。
[0079] 在上述各实施例的基础上，可选地，S120、根据第二测试信号生成控制信号，控制分频信号的时序移动包括：
[0080] 根据0°时钟的第二测试信号和180°时钟的第二测试信号生成第一判断信号，根据90°时钟的第二测试信号和270°时钟的第二测试信号生成第二判断信号。根据第一判断信号和第二判断信号更新控制信号，控制分频信号的时序移动。
[0081] 其中，第一测试信号Q通过多相位时钟信号采样可获得具有不同相位的第二测试信号。当第一测试信号Q的跳变沿不位于0°时钟信号CK_0和180°时钟信号CK_180的相邻采样沿之间时，180°时钟的第二测试信号采样0°时钟的第二测试信号生成的第一判断信号为高电平；当第一测试信号Q的跳变沿位于0°时钟信号CK_0和180°时钟信号CK_180的相邻采样沿之间时，180°时钟的第二测试信号采样0°时钟的第二测试信号生成的第一判断信号将为低电平。结合第一判断信号和第二判断信号，即可判断第一数据信号跳变沿与多相位时钟信号采样沿之间的相对时序位置关系是否存在异常。并且通过判断信号更新控制信号控制分频信号的时序移动，从而对第一数据信号跳变沿的时序进行校准，进而通过多相位时钟信号采样输出正确的第二数据信号，使得进行输出信号的合成时，不会出现数据顺序混乱的问题。
[0082] 在上述各实施例的基础上，可选地，在S120、根据第二测试信号生成控制信号，控制分频信号的时序移动之后包括：将分频信号的时序锁定，至少两个第二数据信号合成为一个输出信号并输出。
[0083] 其中，当第一测试信号的跳变沿与多相位时钟信号的采样沿之间的相对时序位置关系正确时，调节模块可将分频信号的时序锁定，此时第一数据信号的时序均为正确的时序，采样模块可将第一数据信号与时钟信号采样生成第二数据信号，通过调节模块将各个第二数据信号合成为一个输出信号并输出。
[0084] 图7为本发明实施例所提供的另一种时序校准环路的控制方法的流程图。参考图7，在上述各实施例的基础上，可选地，该方法包括：
[0085] S210、通过分频信号对一低速跳变信号采样得到第一测试信号。
[0086] S220、通过四个不同相位的时钟信号采样第一测试信号得到具有四个不同相位的第二测试信号。
[0087] S230、根据第二测试信号生成控制信号。
[0088] S240、判断是否需要进行分频信号的时序调节。当需要时，执行S260，当不需要时，执行S250。
[0089] S250、分频信号的时序锁定。
[0090] S260、控制分频信号的时序调节。
[0091] 本发明实施例所提供的技术方案，在一次分频信号的时序调整完成后，需要继续对第二测试信号的时序进行检测，直至分频信号的时序锁定，此时，第一数据信号的跳变沿与多相位时钟信号的采样沿的相对时序位置关系正确，从而形成了检测与校准的环路，具有较高的可靠性。
[0092] 本发明实施例还提供了一种数模转换器，包括本发明任意实施例所提供的时序校准环路，具备与上述任意实施例所提供的时序校准环路的有益效果，在此不再赘述。
[0093] 应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
[0094] 上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
