[0001] 本发明属于无线通信技术领域，具体涉及携带目标运动信息的多通道PCM/FM遥测信号模拟源设计方法。

[0002] 传统的遥测接收机用于接收导弹或飞行器上遥测发射机辐射的遥测信号，解析后获得导弹或飞行器携载的实时信息。北京理工大学研制的导弹落点偏差测量系统与遥测引导跟踪子系统，均是利用多路阵列天线接收导弹飞行期间辐射的遥测信号，利用天线间接收到遥测信号的相位差异，实现导弹轨迹的亚米级定位。在该导弹落点偏差测量系统与遥测引导跟踪子系统的研制和调试中，为了检验设备的性能和指标，需要向其提供真实的或模拟的遥测信号源。真实的遥测信号源通常由外场试验获得，模拟的遥测信号可以由模拟信号源辐射出。外场试验能够获得更加真实的测试结果，但是若所有测试信号均采用外场试验获取，将极大地加大测试难度，使研发效率降低，研发成本增加，而且在一些极端的环境情况下，外场试验是不可能实现的，因此，需要结合模拟的遥测信号源。而现有的模拟的遥测信号源的方法无法模拟多路遥测信号，且还存在效率低、成本高、灵活性不足的缺陷。

[0039] 如图1所示，携带目标运动信息的多通道PCM/FM遥测信号模拟源设计方法，包括如下步骤：

[0040] 步骤S1、上位机根据设定的目标运动轨迹计算目标在运动过程中产生的多普勒频率、根据目标相对于N个接收天线间的距离变化得到N路信号的相位差信息，其中，N个接收天线形成接收机的天线阵；在本实施例中，N＝8；

[0041] 其中，上位机即为图2中的便携计算机。如图2所示，对应于本发明方法的模拟器包括便携计算机、数字处理模块、射频模块、电源转换单元和发射天线，数字处理模块包括模拟中频信号产生单元和监测、控制和时钟单元，射频模块包括模拟信号射频通道单元、频率综合器和功率放大器。频率综合器产生设备同步时钟、一本振、二本振、540MHz采样时钟等信号。监测、控制和时钟产生单元监测各单元的工作状态，根据设定产生各单元的工作时钟和控制信号。电源转换单元将220V AC一次电源输入转换为设备工作各单元所需电源种类。功率放大器单元将输入的发射信号进行功率放大后输出给发射天线。功率放大器单元将输入的发射信号进行功率放大后输出给发射天线。模拟器的内部结构示意图如图11所示，模拟器用于对接测试设备的前面板和后面板则分别如图12和图13所示。

[0042] 对于所需要测量的目标，其末段的运动轨迹可近似看作直线运动，包括匀速直线运动和变速直线运动，因而其运动轨迹的测量可转化为简单的测量坐标系下直线方程参数的测量。利用安装在接收机上的接收天线阵，通过并行多通道遥测接收机获取目标发射的遥测信号，从中提取出相应的伪多普勒频率和遥测信号到接收天线间的相位差。多普勒频率变化历程中包含有目标与接收机间的径向速度变化信息，可利用其计算出目标运动速度的信息；由相位差变化历程可反演得到目标运动方向测量结果。目标运动轨迹如图3，其中α为目标运动轨迹的方向矢量在XoY平面投影与X轴正向的夹角，β为目标运动轨迹与XoY面的夹角，标量脱靶量r0为目标运动轨迹所在直线与接收机天线阵中心的距离。

[0043] 由于物体的运动，接收信号中包含伪多普勒频率及天线间相位差。伪多普勒频率变化历程中包含有目标与遥测信号接收机间的径向速度变化信息，令Δf为目标遥测发射机和遥测信号接收机间的载波频偏，则伪多普勒频率为故目标在运动过程中产生的多普勒
频率根据公式 计算，其中，V0为初始速度，a为加速度，L0
为目标与脱靶点距离，r0为目标运动轨迹所在直线与接收机天线阵中心的距离，λ为雷达发射波长。

[0044] 由于目标与各接收天线的斜距不同，不同的接收天线在同一时刻接收到的信号存在相位差，第i路天线与第j路天线接收到信号的相位差信息表示为 其中，为目标在t时刻距离第i路天线的瞬时距离，为目标在t时刻距离第j路天线的瞬时距离，(Xt,Yt,
Zt)为目标在t时刻坐标，(Xi,Yi,Zi)为第i路天线坐标，对于(Xt,Yt,Zt)，有其中，1≤i≤N，1≤j≤
N。

[0045] 步骤S2、中频模拟信号产生单元根据步骤S1所得的多普勒频率和相位差信息进行PCM/FM调制，得到N路含有模拟目标多普勒频率和通道间相位差的基带信号；

[0046] 中频模拟信号产生单元模拟PCM/FM调制相位为 其中，调制信号m(τ)是NRZ双极性码经过低通成型滤波器后的波形，比例常数kf＝mf·fm，mf＝0.7为调制指数，fm＝0.5·Rb，Rb为PCM码流速率，因调制信号在数字域中实现，所以积分运算可以用累加 法 来 实现 ，故可 得 到 PC M /F M 调 制相 位 的离 散 数学 表 达 式[0047] 则经PCM/FM调制得到的基带信号表示为
其中，A为振幅，ω0为载波信号载频
率，kf为比例常数，m(τ)为调制信号。

[0048] 步骤S3、中频模拟信号产生单元将各路基带信号与NCO(数控振荡器)产生的中频信号混频，得到N路带有目标运动信息的数字中频信号，分别将N路数字中频信号进行D/A转换，产生N路目标模拟中频信号；

[0049] 其中，系统中相位和 为 则输出 信号为同时还输出 信号，再经由DDS生
成载频信号，将基带信号调制至中频，得到数字中频信号为
其中，Ts表示采样间隔，
mf为调制指数，Rb为PCM码流速率。

[0050] 步骤S4、频率综合器根据设定的射频信号中心频率，得到发射本振频率，模拟信号射频通道单元分别将各路目标模拟中频信号与本振频率进行上变频混频，得到N路射频信号，并将各路射频信号进行放大滤波后经数控衰减器以设定的功率输出，得到N路模拟遥测射频信号；

[0051] 步骤S5、在需要时，对模拟遥测射频信号添加噪声。

[0052] 在实施例中，中频模拟信号产生单元获取数字中频信号的过程由FPGA实现，上位机计算多普勒频率和相位差信息后，将计算数据下传至FPGA。

[0053] 具体地，FPGA软件设计框图如图4所示，FPGA中对中频信号处理的主要模块及功能如下：

[0054] a)接口模块：完成了对数据信号的接收与发送，使用网口对数据进行传输。

[0055] b)信息检测模块：在数据传入后，通过检测信息模块区分信息帧的类型。

[0056] c)提取信息模块：将数据，参数，控制帧中的有用信息进行提取，以便进行后续处理。

[0057] d)数据存储模块：存储中频模拟信号产生单元中所涉及的各数据单元。

[0058] e)相位计算及信号产生模块：计算PCM/FM相位、多普勒频移及系统载频相位延迟，并生成所需正弦信号并输出。

[0059] g)数字上变频模块：完成基带信号到中频信号的上变频。

[0060] h)白噪声模块：将MATLAB生成的噪声数据，FPGA内部的RAM块中存储，使用时生成一个随机地址序列进行读取。

[0061] 对于接口模块，该模块完成了对数据信号的接收与发送，使用网口对数据进行传输。工作参数、PCM码流等数据通过网口由上位机发送至DSP，DSP再通过EMIF接口将数据发送至FPGA，设置EMIF的时钟频率为100MHz，数据位为32位，理论上传输速度大50MB/s。在数据传入FPGA时，将传入数据送入FIFO中，再进行后续操作，设置接口模块的FIFO为512字节大小。FIFO采用16位输入，8位输出。读写操作采用不同时钟处理。当数据传输结束后发送标志信号，系统进入检测信息模块进行处理，读时钟频率与检测信息模块时钟相同。

[0062] 对于检测信息模块，在数据传入后，通过检测信息模块检测信息帧ID区分信息类型，传输不同的数据时帧头不同，定义帧头共4Byte，且前三个Byte均为AA5501，帧头的一个Byte内容依据不同的数据类型而不同，具体如下表所示，例如当传输的数据为DOPP数据时，其帧头为AA55 01B1。实际上，当FPGA获得有效的数据时，其数据类型可由帧头的最后一个Byte区别。信息帧及对应帧头如表1所示。

[0063] 表1信息帧及对应帧头

[0064]

[0065]

[0066] 具体流程图如图5所示，数据在传入FPGA后，激活检测模块，对信息帧类型进行检测。若是信息中所包含的数据满足各模块的ID值，则传入相应模块中进行处理，否则对此次数据不做处理。由于不同的传入数据的ID位长不同，故而检测时先对前8bit数据进行检测，如满足8位ID则进入相应模块中，否则若满足32位ID头8位数据则进行后续检测，若不满足任何ID数值，此帧数据丢弃。并且在每个数据段结尾添加结束标志AA5501AA字节，当FPGA程序检测到该数据帧时，程序将从写状态跳出，不在将数据线上的数据写入RAM。

[0067] 对于提取信息模块，由于不同信息类型的数据长度不同，故在检测信息帧类型后进行提取信息模块处理，在检测信息模块将信息进行分类后，进入相应模块中将信息分别取出。在控制信息、参数信息帧中，仅将数据信息从接口缓存FIFO中取出，并将数据信息赋值于全局寄存器信号中传出。在处理数据信息帧时，将PCM码流、白噪声数据，多普勒信息、相位延迟信息及时间表依照不同的帧数确定相应的RAM地址存入相应的RAM中，以进行后续处理。

[0068] 对于数据存储模块，中频模拟信号产生单元所涉及的数据单元分别为：

[0069] PCM码流数据，以Byte为单位传输，共传输8*500*20bits，其中每bit代表一个PCM码；

[0070] 多普勒信息数据，以32bit为单位传输，共传输32*11500bits，其中每32bit中，最高位为符号位，低24bit为小数数据位，其余数位不做处理，数据范围为‑1～+1；

[0071] 相位延迟信息数据，以32bit为单位传输，共传输32*11500bits，其中每32bit中，最高位为符号位，低24bit为小数数据位，其余数位不做处理，数据范围为‑1～+1；

[0072] 时间表信息数据，以32bit为单位传输，共传输32*11500bits，其中每32bit中，31 31
最高位为符号位，后31bit为数据位，数据范围为‑2 ～+2 ‑1。

[0073] 存储模块包括分别存放PCM码流数据的RAM，此RAM的读取位宽均为8位，同时包含分别存放多普勒信息、7组相位延迟信息及时间表信息的32*115kb的RAM，由于接口模块中的FIFO采取8位输出操作，而后续操作中，对于多普勒信息、相位延迟信息及时间表的操作均基于32位进行操作，因此RAM的写入位宽为8位而读出位宽为32位。

[0074] 对于相位计算及信号产生模块，对于相位计算，分别计算了PCM/FM相位、多普勒频移产生的相位及系统载频相位延迟。

[0075] 1)PCM/FM相位计算：对PCM‑FM相位的计算如图6所示，PCM码流输入后，存入FPGA中的RAM内，在计算调频相位时取出数据后，根据采样率将码流进行上采样，采样过程中将每比特码流添加符号位后直接输入成型滤波器中，不进行量化。

[0076] 2)多普勒频移计算：由于对多普勒的计算较为复杂，故选择在上位机中将多普勒频率进行计算后传入FPGA中进行计算。但若按采样点传送多普勒频率，则数据量过大，FPGA中无法存入。

[0077] 下式为交会过程中伪多普勒频率随时间的变化历程。其中令Δf为目标遥测发射机和遥测信号接收机间的载波频偏，则伪多普勒频率为可见多普勒频率的变化规律与伪多
普勒频率相同。

[0078] 为了节约FPGA的存储空间，采用MATLAB生成多普勒时间表和多普勒相位步进的形式。将目标运动过程中多普勒频率的变化情况按照设定频率间隔分段，每一段内的采样点数作为多普勒时间表的值，时间间隔乘以每段多普勒频率起始值作为多普勒频率的相位步进值，因此可以通过多普勒时间表的值和相位步进值恢复出每一时刻的多普勒频率来，这样，可以大大节省FPGA的存储空间。

[0079] 假设第i段共有Ni个采样点，第i段的起始多普勒频率为fdi，则此段相位步进值为fdi·Ts，则在此段中多普勒频率值都为fdi，使用这种方式，能够大大提高多普勒频率的精度，同时因为在通道间相位差的计算中使用同样的时间表，能够大大节省FPGA的存储空间。

[0080] 多普勒频率在远离信号接收机天线时的变化率较小，而仅在目标与接收机交会过程中数据变化率较大，当载波中心频率为2.3GHz时，速度范围为1m/s～12000m/s，由多普勒频移计算公式 可知多普勒频移范围为7.7～92000Hz。上位机固定频率的变化率为0.7Hz进行采样点传送，同时也将采样时间点传送至FPGA。FPGA依据采样点数据时间表进行数据更新。则采样点数应小于等于(92000‑8)/0.7≈130k，故存储器深度设置为130k大小。

[0081] 最后输出数值为fdopp·nTs及fdopp·Ts均为无量纲量，需乘上2π后转为弧度。每个时间点上的多普勒信息由两个数值加和求得。由于2π的周期性，输出数值仅输出小数部分，采用25bit数值表示，最高位为符号位，后24bit均为小数有效位。

[0082] 3)载频相位延迟计算：由于载频相位延迟的计算也较为复杂，同样将计算过程移至上位机计算，将计算结果传入FPGA。计算易知载频相位延迟的变化规律与多普勒频率段相同。

[0083] 在计算数据下传过程中，上位机将采样时间点传入FPGA，采用32bit数据传输。同时对于多普勒频率及载频相位的数据结果，分别采用25bit传输。最后输出数值 为无量纲量，需乘上2π后转为弧度。由于2π的周期性，输出数值仅输出小数部分，采用25bit数值表示，最高位为符号位，后24bit均为小数有效位。

[0084] 正弦信号生成函数中，输入信号使用42位表示相位信息。最高位为符号位，次两位为整数位，后39位为小数位。

[0085] 在进行相位加和计算过程中，采样时间点必须统一。图7为生成正弦信号的时序简图。

[0086] 计算调频相位后将相位数据存入FIFO中，当FIFO不为空时，使能时间表及多普勒频移及相位延迟所存RAM的读功能一个周期，同时输出一个周期的RAM地址，并使能FIFO读功能。分别从各个RAM中读取一周期的数据信息，同时存FIFO中输出调频相位数据，同时对采样点数数值进行计数，初始化从1开始。当采样点数值计数至从时间表中所得数据time_ram_data‑2时，使能时间表及多普勒频移及相位延迟所存RAM的读功能一个周期，同时输出一个周期的RAM地址，下一周期分别从各个RAM中读取一周期的数据信息。当采样点计数数值＜time_ram_data‑2时，计算相位和时，仍采用之前从多普勒频移及相位延迟RAM中所取数据。即依据采样时间表，当采样时间点计数与采样时间表取出的数值相差为2时，读取下一个多普勒频移及相位延迟数据，同时读取采样时间表中下一数据，否则计算相位加和时使用同一多普勒频移及相位延迟。

[0087] 从存储多普勒频移及相位延迟信息的RAM中取出数据信息与调频相位进行加和后取小数部分，再与2π相乘，得最终相位后送入FPGA中的CORDIC核中生成正弦信号。生成信号框图如图8所示。输出信号中，最高位为符号位，次一位为整数位，后16位为小数位。

[0088] 对于数字上变频模块，基带信号上变频模块完成基带信号到中频信号的上变频，利用本地NCO产生的正余弦信号乘以输入基带信号的正余弦量，相减后得到中频信号值。图9为数字正交上变频模型，NCO生成频率为120MHz的正余弦信号。

[0089] 基带调制信号为 其中相位为调频相位、多普勒频移及相位延迟之和。

[0090] 与NCO生成的120MHz的中频信号的正余弦值分别相乘后相减，得到即最终的中频输出信
号。

[0091] 基带信号为FPGA中的CORDIC中生成的正弦信号，采用18bit表示，最高位为符号位，次一位为整数位，后16位为小数位。

[0092] 本地NCO输出的正余弦信号由FPGA的DDS(Direct Digital Synthesizer)Co m pi le r实 现 ，N CO 产生 一 个频 率 可变 的正 余 弦样 本，表达 式 为其中，fls为NCO输出频率，fss为NCO输入采样频率。在本设计中，输出频率为120MHz，输出采样频率为433MHz。

[0093] NCO的组成框图如图10所示。NCO产生正余弦波采用查表法，即事先根据各个NCO相位计算相位的正余弦值，并按相位角度作为地址存储该相位的正余弦值数据。NCO工作时，每一个输入采样时钟，NCO就增加一个2πfls/fss的相位增加量，然后按照 相位累加值作为地址，检查该地址上的数值并输出。设计输出的正余弦为18位，其中高两位为整数‑4位，低16为小数位，则精确度为10 。

[0094] 对于白噪声模块，利用MATLAB生成噪声数据，将这些数据导入FPGA内部的RAM块中存储，生成一个随机地址序列，作为噪声的RAM块的读地址。MATLAB生成的噪声数据范围为(‑1,1)，由于信噪比范围为‑15～15dB，则噪声的精度需与信号精度相同，即采用14bit表示小数有效位，故最终传入FPGA中的噪声数据采用16bit表示，最高位为符号位，次高位为整数有效位，后14位为小数有效位。

[0095] 利用FPGA自带的DDS IP核生成正弦信号。将生成的噪声数据和正弦数据与信噪比幅度相乘，得到对应的数据，并将噪声数据和三个正弦数据分别相加得到。

[0096] 设DDS所产生的正弦信号的幅值为A，噪声IP核产生的噪声峰值为N，20log10[A/(c·N)]＝SNC，而SNC＝‑15dB～15dB，则 噪声峰值系数c即为需要下传的数据内容。则输出信号形式为Sigout＝A·s(t)+c·N·n(t)，输出数值采用16bit表示，其中最高位表示符号位，次一位为整数位，后14bit为小数有效位。

[0097] 图14至图16为码速率为5Mbps，调频系数为0.7，射频中心频率分别设置为2.2、2.2和2.4GHz，将产生的射频信号接入频谱仪，PCM/FM遥测射频信号频谱图。

[0098] 以上所述，仅为本发明的较佳实施例而已，故不能以此限定本发明实施的范围，即依本发明申请专利范围及说明书内容所作的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。