[0001] 本发明涉及接口板测试方法技术领域，具体的说是一种针对80C186架构接口板的测试系统。

[0002] 针对机载80C186为处理器的电路模块，该处理器配有相应的ROM配置芯片和自启动时钟，测试过程中无法控制其工作，在测试修理中，通常的办法是在电路板加电情况下，利用示波器、万用表等测试仪器测试其输入输出情况，来判断板件好坏；或者采用通过产品的测试设备，在检测过程中，通过原理图判断故障的大致位置，通过相应的转接硬件将故障板转接出来，再采用第一种方式进行进一步的测试诊断。

[0003] 上述两种测试方式，均存在一定的局限性，仅仅局部加入电信号，难以实现对整板进行控制，只能对特定部分进行简单的测试，解决部分故障；另外由于注入信号的不完全，容易对板件产生损坏。

[0023] 为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面对本发明进一步阐述。

[0024] 如图1至图3所示，一种针对80C186架构接口板的测试系统，包括FPGA最小系统电路、通信接口电路、Arinc429信号发送电路、时序逻辑控制电路。

[0025] 所述FPGA最小系统电路中的FPGA采用EP3C5E144C8芯片，EP3C5E144C8芯片是属于Cyclone III系列的，Cyclone IIIFPGA是Altera Cyclone系列的第三代产品，是一款低功耗、低成本、高性能的FPGA。

[0026] 最小系统电路主要由7小部分组成，分别为：①时钟输入电路；②复位输入电路；③JTAG接口电路；④程序配置电路；⑤电压供给电路；⑥锁相环电路；⑦指示灯电路。最小系统电路是整个信号测试板的处理中心，主要功能有：1)负责与上位机的串口通信，接收上位机的操作指令，并传送采集数据给上位机；2)负责与被测模块进行串行数据通讯；3)负责提供ARINC429总线信号数据，并控制ARINC429总线信号的发送；4)控制时序逻辑控制模块。

[0027] 所述通信接口电路中，FPGA使用可以在内部搭建串口通讯协议的硬件语言，所以通信接口电路外部不需要串口通讯协议芯片，因此针对RS232、RS422和RS485接口通信采用相应的转接接口芯片即可，具体地，与上位机通讯采用RS232接口芯片，与被测模块通讯部分采用MAX487和MAX490芯片进行转换。

[0028] 所述Arinc429信号发送电路包括HS-3282接口电路、HS-3182接口电路、发送通道选择电路。

[0029] 所述HS-3282接口电路中设有锁存器和与锁存器相连的保持寄存器，接收数据时，如果数据被锁存，HS-3282接口电路中的/D/R1将被置位，表示一个数据已经准备好被读取。数据转移出锁存器后，存放在保持寄存器等待读取。32位的保持寄存器中的数据将变成两个16位数据形式传送到总线上传输。当FPGA检测到HS-3282接口电路的/D/R1变成低电平，FPGA先置SEL信号为0，同时置/EN为低，选择低16位数据，并使能发送数据到数据总线。完成后再置HS-3282接口电路中的SEL为1，同时置/EN为低，选取高16位数据字，并使能发送数据到数据总线。发送数据时，FPGA先置/PL1为低，接收FPGA发出的低16位数据，再置/PL2为低，接收FPGA发出的高16位数据，数据进入FIFO后，/TX/R变成低电平，FPGA置ENTX为高，使能发送，数据就被发送出去。FPGA通过I/O信号输出HS-3282接口电路需要的控制信号/PL1、/PL2、CWSTR、SEL、/EN等，从而可以控制HS-3282接口电路按照时序完成接收和发送数据的任务。

[0030] 所述HS-3282接口电路发送和接收数据时经常配合HS-3182接口电路使用，HS-3182接口电路是满足Arinc429信号发送电路规范的总线驱动器，具有双极性数据输入的功能。在连续的传送数据字时，需要不小于4Bit时间的零电压来区分。HS-3182接口电路的硬件电路的经典应用为VREF、V1、CLOCK和SYNC四个引脚全接+5V。DATA(A)和DATA(B)分别接HS-3282接口电路的数据输出，AOUT和BOUT为Arinc429信号发送电路的总线输出。CA和CB分别接两个电容值完全相同的电容。如果传输速率为100KHz，则必须选用75pf电容；如果传输速率为12.5KHz，则要用300pf电容。HS-3182接口电路图如图3所示。

[0031] HS-3282+HS-3182结构的Arinc429信号发送电路只有1路，但是仿制板需要6路ARINC429总线信号。为此，需要通过多路选择模拟开关实现对多路ARINC429总线信号的发送。在本信号测试板中，采用ADG529AKN器件可实现发送通道多路选择功能，该器件工作电压为±15V，满足ARINC429总线信号传输要求，其中±15V供给可由5V转±15V电源模块实现。

[0032] 所述时序控制部分采用CPLD可编程配置芯片，主要实现信号测试板对被测模块的逻辑控制和时序配合，其主要功能是接收FPGA处理器提供的控制指令，然后产生相应的时序信号控制Arinc429信号发送电路的命令和数据写入，同时还负责产生控制被测模块协同工作的指令信号。

[0033] 通过被测板与信号测试系统的联调，具体实现功能如下：信号测试系统为被测模块提供各类总线信号(包括6路422总线信号以及3路ARINC429总线信号)，向被测板发送各类总线信号，对被测板接收上述各类总线信号与发送总线信号(包括4路422总线信号以及1路ARINC429总线信号)的功能进行测试验证。

[0034] 如图4所示，信号测试系统测试流程：

[0035] (1)系统初始化主要是对FPGA芯片进行初始化，包括复位、IO端口、串口以及HS-3282接口电路初始化，然后等待上位机发送的串口指令。

[0036] (2)根据上位机发送的指令，如果指令为0x01，信号测试板发送测试的232数据给被测模块，被测模块接收232数据后再发送回信号测试板，信号测试板根据上位机指令0x05，接收被测模块的232数据并判断比较。

[0037] (3)根据上位机发送的指令，如果指令为0x02，信号测试板发送测试的485数据给被测模块，被测模块接收485数据后再发送回信号测试板，信号测试板根据上位机指令0x06，接收被测模块的485数据并判断比较。

[0038] (4)根据上位机发送的指令，如果指令为0x03，信号测试板发送第一路测试422数据给被测模块，被测模块接收第一路422数据后再通过422接口发送回信号测试板，信号测试板根据上位机指令0x07，接收被测模块送来的422数据并判断比较。

[0039] (5)根据上位机发送的指令，如果指令为0x04，信号测试板发送第二路测试422数据给被测模块，被测模块接收第二路422数据后再通过422接口发送回信号测试板，信号测试板根据上位机指令0x07，接收被测模块送来的422数据并判断比较。

[0040] (6)根据上位机发送的指令，如果指令为0x08，信号测试板发送第一路ARINC429总线信号；如果指令为0x09，信号测试板发送第二路ARINC429总线信号；如果指令为0x0A，信号测试板发送第三路ARINC429总线信号；如果指令为0x0B，信号测试板发送第四路ARINC429总线信号；四路ARINC429总线信号频率为100K，被测模块接收ARINC429总线信号后，然后解析成32位数据并通过串口发送至信号测试板，信号测试板根据上位机指令0x05，接收被测模块送来的232数据并判断比较。

[0041] (7)根据上位机发送的指令，如果指令为0xAA，信号测试板发送第五路ARINC429总线信号；如果指令为0xBB，信号测试板发送第六路ARINC429总线信号；两路ARINC429总线信号频率为50K，被测模块接收ARINC429总线信号后，然后解析成32位数据并通过串口发送至信号测试板，信号测试板根据上位机指令0x05，接收被测模块送来的232数据并判断比较。

[0042] 以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明内。本发明要求保护范围由所附的权利要求书及其等效物界定。