电容电感一体化装置【技术领域】本发明涉及一种电子器件，尤其是涉及一种电容电感一体化装置。 【背景技术】随着电子产品向小型化、高密度、多功能的方向发展，电子产品内的各种 元器件和互连线数目也逐渐增加，而且器件和互连线的物理尺寸也越来越小。 因此，将各种有源无源器件组成的电子系统整合到 一个普通封装体内的系统级 封装技术巳成为未来的重要趋势。埋入电容技术是系统级封装领域的 一项重要技术。它是将表贴在印制电路 板表面的电容，以薄膜材料的形式层压到芯片的封装基板内，减小了元件个数 和互连线长度，从而实现了电子产品的小型化。电子系统的无源器件中，电感和电容所占的比例相当大。为了实现产品的 小型化,人们将薄膜电容埋入到封装基板中，用来替代表贴电容。然后在其他 的层压有机基板上刻蚀螺旋或其他形状的电感结构，来代替电感。最后这些埋 入到封装基板中的电容和电感按照电路系统的连接关系，用传输线或通孔连才妄 起来，以实现系统功能。在上述的小型化实现方式中，电容和电感分别处在不同的有机层中，有机 层的层数是制约系统成本的一个因素。另外电容电感是分立的，不是以网络为 单位，因此虽然达到了一定程度的小型化，但是对于现在小型化的趋势来说仍 然不够。【发明内容】有鉴于此，有必要提供一种电容电感一体化装置，使用这种装置的印刷电 路板可以很好地达到小型化的目的。一种电容电感一体化装置，所述电容为在作为极板的金属层间加入介质层的平板型电容器结构，所述电感为平面结构，形成于电容的一个极^1面上，或 所述电感作为电容的一个极板面。由于电感直接形成在电容的一个极板上，因此省去了 一个用来设置电感的基板层，节约了系统成本；而且电容电感以网络为单位加入电路，真正实现了 电路的小型化。在优选的实施例中，所述电感的形状为平面螺旋形、带形或梳形。 在优选的实施例中，所述介质层的介电系数大于4。在优选的实施例中，所述金属层为铜质材料。选用铜质材料的极板和较高 介电系数的介质层可以在有限的面积下保证电容的容量。【附图说明】图1为电容电感一体化装置的电路原理图；图2为包含实施例中的电容电感一体化装置的印刷电路板的截面图； 图3为电容电感一体化装置的俯视图。下面结合附图进行进一步的说明。 【具体实施方式】在电容的一个极板面上刻蚀形成电感，或者利用金属带走线形成平面电感， 将电感作为电容的一个极板面。使电感电容一体化，在利用埋入技术时只需要 一个基板层就可以同时安放电感和电容而不需要而外的基板层，节约系统成本 且达到小型化的目的。如图1所示，为电容电感一体化装置的电路原理图。电感L两端接入电路， 电容C一端接在电感L的一端，另一端接地。如图2所示，为包含该电容电感一体化装置的印刷电路板的截面视图。其 中射频芯片1置于印刷电路板的上表面，大面积的电容2置于印刷电路板的基板介质3中。基板下部从上往下依次为两层不同厚度的环氧层压玻璃布板4、封 装基板的焊盘5以及用于焊接的焊球6。 大面积的电容2包括两个金属层构成的上极板21和下极板22以及位于上 极板21和下极板22之间的介质层23。优选地，为提高电容的容量，上极板21 和下极板22采用铜板，介质层23的材料采用介电常数大于4的高介电材料。 在印刷电路板的基板介质3上设有微孔31,射频芯片1设于基板的上表面， 其上引出引脚ll。引脚ll通过焊盘13固定射频芯片1并引入微孔31进而与电 容电感一体化装置在基板内部连接。 如图3所示，为该电容电感一体化装置的俯视图。在电容C的上核i!21上 刻蚀形成金属走线的任意形状的电感，本实施例优选为具有一定圏数的平面螺 旋形的电感21L。电感L的形状也可以为较为规则的带状或梳状。便于根据应 用的要求，可以由计算电感值的公式确定圈数、线宽或线间距得到具有特定电 感值的电感。根据上极板21的有效面积，选择具有合适电介质常数的介质层23 得到需要的电容。受限于上极板21的有效面积， 一般采用高介电系数的介质层 23来得到高容量的电容。 在形成电路元件实现系统功能时，该电容电感一体化装置中平面螺旋形电 感21L的两端在印刷电路板中通过微孔31接入电路，将电容的下极板22接地， 就可以通过该电容电感一体化装置实现如图1所示的电路的功能。 由于电感直接形成在电容的 一个极板上，因此省去了 一个用来设置电感的 基板层，节约了系统成本；而且电容电感以网络为单位加入电路，真正实现了 电路的小型化。 以上所述实施例仅表达了本发明的一种实施方式，其描述较为具体和详细， 但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域 的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和 改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附 权利要求为准。 5